![]() |
發(fā)布時(shí)間: 2013-6-8 02:03
正文摘要:基于VHDL語言的電子琴設(shè)計(jì) 我分為4個(gè)模塊,前3個(gè)小模塊都沒問題,頂層模塊 編譯的時(shí)候出現(xiàn)錯(cuò)誤 |
引腳分配有問題。 |
![]() |
可能是pin腳分配有問題吧! 先把FPGA中的 Pin的分配 都 刪掉,再看一下,能否編譯; 這個(gè)最好也該一下:頂層文件中的 COMPONENT AUTO 有四個(gè)端口(port),而模塊中的 ENTITY AUTO 有五個(gè)端口(port)! |
![]() ![]() |