跟我學(xué)嵌入式(arm fpga 原理圖 pcb verilog 焊接 調(diào)試 軟件硬件)

wangkj

布線

wangkj

布線

wangkj

布線

wangkj

布線

wangkj

布線

wangkj

下面的內(nèi)容是布線后的覆銅處理。

點(diǎn)擊 sharp -> Rectangular

wangkj

Assign net name 網(wǎng)絡(luò)名是地。
覆銅一般都是連通地層。

wangkj

選擇地網(wǎng)絡(luò)信號(hào)

wangkj

設(shè)置覆銅參數(shù)，默認(rèn)的參數(shù)雖然能用，
但我覺得，距離管腳太近了。
點(diǎn)擊 sharp -> Global Dynamic Params

wangkj

Void controls 換成 rs274x,
這是最常用的一種格式，
我們后面的出片(gerber圖)也用這種格式。

wangkj

Clearance的前三個(gè)數(shù)值改成0.3mm

wangkj

Thermal relief connects換成❀ 花焊盤
這種焊盤，適合線路板在惡劣條件下工作，
如果產(chǎn)生熱脹冷縮，這些花中間的空白，會(huì)為這些膨脹收縮留下空間。
同時(shí)，如果由于某些原因，花焊盤中的某個(gè)管腳斷掉了，只要一個(gè)連著，就能通。
我們的設(shè)置中，最先的連接數(shù)是2，也就是說，至少有兩個(gè)連接才生效。
這是對(duì)地層而言的。注意我們其他信號(hào)線，盡量做到4，甚至8連通。
地線實(shí)際上早就連通了，所以，少點(diǎn)沒關(guān)系。

wangkj

開始覆銅
shape->Rectangular
點(diǎn)擊左上角，別放開鼠標(biāo)左鍵，
向下拉動(dòng)，
這個(gè)過程，可以用鼠標(biāo)滾輪放大縮小，
拉到右下角，松開鼠標(biāo)。

wangkj

切換成背面

wangkj

底層的覆銅稍微多一點(diǎn)。
一般覆銅都這么做。

wangkj

如果只看一面，可以點(diǎn)當(dāng)前層，讓其不顯示，
就能看到另外一層，而不是被這層遮擋的層
這樣，我們就能更好的看到我們的覆銅效果。

wangkj

覆銅會(huì)產(chǎn)生大量孤銅，就是和哪個(gè)網(wǎng)絡(luò)都不連通的銅。
一般這種我們會(huì)去掉，如果不去掉，可能會(huì)影響信號(hào)的傳輸。

xzh88ok

哥，太崇拜你了~~~~

xzh88ok

我要好好學(xué)習(xí)，感謝~~~~~~

wangkj

顯示的白色的部分就是孤銅