|
【獵頭職位：北京需要四位“ASIC工程師”】關(guān)鍵詞：Staff/Senior CAD，聯(lián)系人：Sam Chen，郵箱sam-chen@kthr.com，MSN: sam_chen_klt@htomail.com，微信也可查詢職位啦！打開手機(jī)微信，搜號碼“KTHR_COM”或查找微信公眾帳號“KT人才”或掃描以上二維碼即可添加，歡迎大家關(guān)注！ 職位要求： 1.微電子相關(guān)專業(yè)碩士學(xué)歷, 3+年ASIC前端工作經(jīng)驗(yàn)（不含在校、實(shí)習(xí)）; 2.熟悉并參與過ARM或MIPS等常用SOC架構(gòu)的設(shè)計(jì)、應(yīng)用,對SOC架構(gòu)及常用外設(shè)的工作原理有深入理解。 3.精通verilog語言，能夠獨(dú)立完成verilog module design，擁有良好編程習(xí)慣codingstyle。 4.能夠獨(dú)立完成單元級仿真，在系統(tǒng)仿真中承擔(dān)部分工作。 5.至少1次成功流片經(jīng)驗(yàn)。 6.對synthesis、sta、dft等有一定了解。 7.良好的團(tuán)隊(duì)合作精神 8.有在大型asic公司工作經(jīng)驗(yàn)，深入理解其企業(yè)文化。 9.熟悉驗(yàn)證方法學(xué);熟練使用SystemVerilog等專用語言進(jìn)行驗(yàn)證平臺的搭建和維護(hù)。對Testcase規(guī)劃、覆蓋率分析、門級仿真、ATE testpattern產(chǎn)生等有實(shí)踐經(jīng)驗(yàn)和深入理解。 10.豐富的fpga emulation經(jīng)驗(yàn)，能熟練進(jìn)行板級debug，編寫調(diào)試簡單driver。 11.對芯片系統(tǒng)架構(gòu)有一定理解，能進(jìn)行子系統(tǒng)級別的獨(dú)立規(guī)劃設(shè)計(jì)。對以下知識中的至少2種有實(shí)際經(jīng)驗(yàn)： ARM/MIPS/8051 CPU及其架構(gòu), AMBA(AXI/AHB/APB) 總線、OCP, USB(3.0/2.0/1.1, NAND/Nor Flash/S-flash controller DDR（2.0/3.0）controller/PHY low power design, chip level clock/reset generation and control, SD card controller, SATA,sim card soc基本外設(shè) (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART), Ethernet, JTAG, etc. |
