|
1 概述 等離子顯示器（Plasma Display Panel）是目前大尺寸電視中最看好的新技術，但因其成本居高不下，因而普及比較緩慢。實際上，PDP顯示屏的成本有一半是在驅動電路上，而整個驅動電路則有超過一半的成本耗費在數據及掃描驅動線路上，因此，降低這些驅動模塊的成本就顯得至關重要。 等離子電視的核心技術是等離子面板的制造工藝和高壓驅動電路設計，其中高壓驅動電路的設計技術目前只有NEC、日本富士電子、德州儀器公司、意法半導體，松下半導體公司擁有。STV7610A是由意法半導體公司（STMicroelectronics）最新開發的一款低成本、高耐壓數據電極驅動電路。它采用BCD（Bipolar-CMOS-DMOS）工藝，并集中Bipolar結構提供的最好模擬功能效能表示、CMOS的高集成度、功率器件的高耐壓、高效率及可降低芯片功率損耗功率級線路等優點。該器件將高低壓模塊集成在同一芯片上。因此，用STV7610A作為PDP屏的數據電極驅動電路能更好地降低存儲控制電路和驅動電路成本，縮減驅動電路體積。 2 STV7610A內部結構及性能特點 STV7610A主要功能模塊可以分為四個部分，即邏輯部分和高壓驅動部分（內部結構見圖1）。邏輯電路部分主要由一個96位的移位寄存器（16位×6）、一個96個鎖存器和基本的邏輯門構成，其主要功能是完成對信號的移位和寄存。邏輯部分中的移位寄存器主要采用雙向移位寄存器來實實現整個PDP驅動芯片的雙向移位功能，鎖存器主要通過鎖存控制信號完成對前級信號的鎖存，以便需要時送給后級高壓驅動部分。STV7610A邏輯塊的電源電壓為5V，高壓驅動模塊的輸出電壓可達100V、電流為90mA；同時它還具有以下特點： （1） 芯片內部功耗低； （2） 高壓驅動模塊有效高的耐壓能力； （3） 高速數據傳輸能力，fmax=20MHz; （4） 工作溫度范圍寬，TA=-20~85℃。 3 STV7610A管腳定義和工作原理 STV7610A采用144管腳的TQFP封裝形式，各管腳分別按逆時針順序排列在四周。其中包括96個高壓輸出管腳、13個電源管腳、6個邏輯輸入管腳、6個邏輯輸出管腳、5個控制管腳和18個空管腳。各管腳功能說明如下： OUT1~OUT96（管腳4~36，73~105，112~141）；高壓輸出端； VSSSUB（管腳55）：整個芯片襯底接地； VSSSLOG（管腳54）：邏輯塊地； VCC（管腳53）：邏輯塊電源； VSSP（管腳40、68、109、144）：驅動塊地； VPP（管腳1、2、66、107、108）：驅動塊電源； A1~A6（管腳59~64）：正向數據輸入/輸出端； B1~B6（管腳49~44）：反向數據輸入/輸出端； CCK（管腳56）：時鐘輸入端； F/R（管腳52）：移位方向控制端。當F/R=1時，A為輸入端，B為輸出端，移位寄存器執行正向移位功能；當F/R=0時，B為輸入端，A為輸出端，移位寄存器執行反向移位功能； STB（管腳57）：鎖存使能控制端。當STB=1時數據鎖存，當STB=0時允許數據通過； POL（管腳50）：極性反轉控制端； BLK（管腳51）：輸出置位控制端。當BLK=0時，所有輸出端均為低； 其余管腳均為空腳。 為解決芯片高壓部分的散熱問題。TV7610A將高壓輸出端放置在一起，并采用了多重金屬層技術，其中內層用來連接CMOS，而在頂端采用較厚金屬層連接高壓部分功率器件。為便地安裝調試，將所有控制信號放置在芯片的同一側。 各控制管腳所加信號與移位寄存器狀態和高壓驅動塊輸出狀態的關系如表1、表2所列。 表1 移位寄存器真值表
現以正向移位為說明TV7610A的工作原理。當F/R=1時，在CLK時鐘的上升沿，數據從Ai(i=1~6)輸入移位至寄存器內，當STB=1時，鎖存器對前級數據進行鎖存，而當STB=0時，數據則由鎖存器輸出；只有BLK、POL全為高時，數據才能由鎖存器輸出至高壓輸出端。因此，當對高壓輸出端進行全高或全低控制時，只需滿足BLK=1、POL=0或BLK=0即可。 4 基于TV7610A的PDP驅動電路 在采用ADS（尋址顯示分離）技術的PDP中，為了實現不同的灰度等級，將一幀圖像分8 個子場顯示，每幀圖像的開始是場準備期，每一個子場又由初始期、尋址期和維持期構成，其具體波形可參見圖2。在驅動PDP時，場準備期和子場初始期主要通過TV7610A的全低工作狀態實現（見表2）；維持期通過相應驅動波形的工作狀態來實現；而在尋址期掃描階段，則TV7610A的移位工作狀態來實現；為得到A電極（數據電極）在初始期、維持其與尋址期所需的電壓波形，應使驅動芯片的電源引腳VPP和地引腳VSSP在不同的時刻具有不同的電壓。 對于分辨率為852×480的42英寸等離子顯示屏而言，A電極需852×3=2556根輸出線，共需27片TV7610A，每個芯片有6根數據線，這樣，共有162根數據線；為降低前級數據處理的難度，設計時可將兩個相鄰芯片定為一組，共有一組數據線。奇數片和偶數片分別使用頻反向的不同時鐘，即在一個時鐘的上升沿，奇數片TV7610A進行數據移位，而在另一時鐘的上升沿，偶數片TV7610A進行數據移位。這樣，不提高時鐘頻率就能將數據輸入線減少一半；但使用這種方式時，數據的輸入格式也應做相應的處理。芯片的級聯關系如圖3所示。 在實際應用中，要確保利用TV7610A的所有電源引腳和地引腳。并且VSSSUB VSSSLOG必須接到同一電位；另外，為防止器件的閂鎖效應，加電源時要按照先加邏輯塊電源VCC，后加邏輯信號，再加驅動塊電源VPP的順序進行，關斷電源時則應以相應的順序進行操作。 5 結語 本文介紹了TV7610A的內部結構和工作原理，說明了在PDP中的具體應用。實踐證明，以TV7610A為核心設計的PDP驅動電路能很好地滿足PDP屏的顯示要求。 | ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
