|
兩個(gè)positions, ASIC and VLSI: VLSI： 1、解釋setup和hold time violation，畫圖說明，并說明解決辦法。 2、說說靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。 3、用一種編程語言寫n!的算法。 4、畫出CMOS的圖，畫出tow-to-one mux gate。 5、說出你的最大弱點(diǎn)及改進(jìn)方法。 6、說出你的理想。說出你想達(dá)到的目標(biāo)。 題目是英文出的，要用英文回答。 ASIC: 1、一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào) 如何改善timing 2、一個(gè)狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn) 不過這個(gè)狀態(tài)機(jī)話的實(shí)在比較差很容易誤解的 3、卡諾圖寫出邏輯表達(dá)使... 4、用邏輯們畫出D觸發(fā)器 5、給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時(shí)鐘的因素同時(shí)給出表達(dá)式 6、c語言實(shí)現(xiàn)統(tǒng)計(jì)某個(gè)cell在某.v文件調(diào)用的次數(shù)(這個(gè)題目真bt) 7、cache的主要部分什么的 8、Asic的design flow.... 補(bǔ)充：用邏輯門畫D觸發(fā)器 |
