|
引言 pxi是pci extension for instrumentation的縮寫，是為了將pci總線擴展到測試儀器領域而推出的以pci計算機局部總線為基礎的模塊儀器結構。pxi相對于cpci系統的一個重要特點是定義了8根觸發總線，這可以實現系統中各模塊間的同步和通信。 pxi觸發總線規范 pxi總線規范(pxi hardware specification)的內容根據強制性的強弱，被分為三個等級，分別是：第一級是定則，第二級是推薦，第三級是容許。根據pxi硬件規范的要求，本觸發總線接口的設計實現了規范中所定義的如下定則和推薦。 定則1：上電復位時，pxi_trig[0:7]驅動線及驅動源必須保持為高阻狀態，直到由軟件配置為輸入或者輸出。 定則2：pxi_trg[7：0]的i/o緩沖器應當遵循如表1所示的直流(dc)協議。 推薦1：接受或者發送觸發信號的模塊應該跟系統中別的7個模塊互連，任何一個模塊都可以作為觸發信號的發送或者接受端。 推薦2：在觸發應用中，如果一個模塊接入某觸發總線的子系統中，則它應該跟背板的pxi_star和pxi_trg[0:n-2]管腳相連，這里n是觸發總線的數目，第n－1根總線一般用來傳輸時鐘信號。 推薦3：為了避免輸入浮置，pxi模塊的接口各觸發總線輸入端可以接一上拉電阻對其進行上拉。 推薦4：觸發總線上的電平有可能是中間電平(vol pxi觸發接口實現原理圖 這里只給出一路觸發總線實現的原理圖，由于8路觸發總線之間是獨立工作的，因此，每一路都可以用同樣的原理來實現，只是實際應用中，8路信號可以共用一些控制線而已。一路觸發總線接口的原理如圖1所示。 圖1 觸發總線接口的原理 圖1所示，由n1、n2、r1、r2組成了門電路施密特觸發器，其原理圖如圖2所示。 圖2 門電路施密特觸發器的原理 圖2所示，vi為觸發器輸入端，vo為輸出端，vo為反相輸出端口，g1、g2為兩個反相器，其閾值電壓vth＝0.5vdd，且電阻r1 圖1中，由t1、t2、n3和n4構成輸入/輸出控制部分，當ioc＝1時，t1導通，t2截止，接口工作在輸入狀態，由別的模塊送來的觸發信號送入施密特觸發器進行觸發；當ioc＝0時，t1截止，t2導通，接口工作在輸出狀態，觸發信號通過本接口輸出送到別的模塊進行觸發同步。 圖1中，由t3和t4組成了一個三態輸入/輸出門，當系統上電復位時，gate輸入低電平，兩個三態門均處于高阻態，直到復位結束，由軟件控制gate信號線變為高電平，三態門導通，接口處于正常的輸入/輸出狀態。 該觸發總線接口可以通過對cpld器件進行編程來實現，直接使用原理圖方式輸入。為了滿足如上所述定則2中關于i/o緩沖器直流特性的要求，這里選用5v供電電源的cpld芯片。另外，由于電阻元件在cpld中不容易實現，可以采用外接電阻的方法，這也為選擇電阻參數提供了更多的自由。 作者：王朋 何鋒 |
