|
1 問題的描述 圖一 的電路圖顯示了升壓轉換器的關鍵環路，該環路由寄生電感和電容構成，分別標識為 LPAR 和 CPAR 參考指定器。在兩個開關和電感器件的開關轉換器相交處的節點被稱作開關節點。在開關節點上，寄生電感和電容交互作用并引起電壓在 200-MHz+ 范圍內振鈴是比較正常的。如果該振鈴的振幅大于低壓側開關的額定電壓的最大絕對值，將對開關產生破壞性作用。另外，傳導發射和/或振鈴產生的電磁干擾 (EMI) 也會使附近的集成電路出現問題。 圖 2 給出了一個升壓轉換器轉換節點的振鈴頻率范圍圖，時間量程 (time scale) 為 5-ns/div。我們使用了帶寬均為 500-MHz 的示波器和示波器探針（大約是 200-MHz 振鈴頻率的 2 倍）來表示示波器圖形。將示波器探針的接地環路最小化以避免感應拾取造成測量結果失真。由于 VIN = 3.3 V，并且 VOUT = 5 V，所以轉換節點的峰值電壓不應大于 VOUT + VDIODE≈5.7 V，但是轉換節點振鈴的振幅峰值為 9.8 V，其會損壞低壓側開關。 在最小化振鈴的設計階段，電源設計人員會有多種選項。如果使用了控制器，設計人員還應選用擁有最小寄生電容的 FET 和二極管，并且合理布置電路板，使開關和電感器之間的距離最小化，從而使 LPAR2 和 LPAR3 最小化。此外，設計人員還可以通過減小 FET 電源引腳和電源接地點或接地層之間的距離來使 LPAR2 最小化。通過將大輸出電容盡可能地靠近二極管的陰極和接地電源放置，也可以使 LPAR4 和 LPAR5 最小化。推薦使用介于輸出值（0.01 mF – 2.2 mF）和接地電源之間的高頻旁路電容 (COUT-BYP) 來最小化振鈴。 由于電路板的尺寸限制或是由于內部 CPAR#、LPAR1、LPAR2 以及 LPAR3 均被集成在FET 電源 IC 中，改善電路板布局是不大可能的。因此，就要求設計一個緩沖電路，該電路由從開關節點至接地電源的 RSNUB 和 CSNUB 組成，是一個用來消除在閉合開關時電路寄生電感引起的尖峰電壓的能量吸收電路。在開關閉合時，通過為電流流經電路寄生電感提供一條接地的替代路徑，該緩沖電路可以減少電壓瞬態并抑制寄生電感上發生的繼起振鈴。 該應用報告的以下部分將講述在沒有明顯減少轉換關閉上升時間或降低整體效率情況下，如何布置緩沖電路組件來抑制振鈴的步驟。 在確定了由寄生電感 [L∑PAR#] 和寄生電容 [C∑PAR#] 引起的振鈴頻率（fINIT = 217 MHz）后（如圖 2 振鈴頻率范圍圖所示），在轉換節點和接地之間添加足夠的電容[CADD]，振鈴頻率就可減半。圖 3 顯示了在添加了 300 pF 電容后，振鈴頻率為 113 MHz。 LC 電路的諧振頻率與 LC 積的平方根成反比，因此現在的電路總電容 [C∑PAR# + CADD] 是其原始值 [或 C∑PAR# = CADD/3] 的 4 倍。這是加載于 CSNUB 的最小電容值。引起振鈴的寄生電感值可以通過如下方程式計出： 重新整理，得出 在此例中，L∑PAR# 為 5.4nH。最后，最理想的緩沖電阻為原始寄生電容 [C∑PAR# = CADD/3=100pF] 和雜散電感 [L∑PAR# = 5.4 nH] 的特性阻抗： 從公式 3 中，(我們可以看出) RSNUB = 7.3Ω，采用上舍入法后，取 10Ω。將 CSNUB 的值設置為 330pF 后，下一個標準值大于 CADD 的計算值，從轉換節點至接地的 RSNUB 值為 10Ω，第二個轉換節點振鈴頻率范圍圖如圖 4 所示。 顯然現在振鈴基本消除，振鈴的峰值振幅降低了 1.8V，現為 8V，相當于減少了20%，并且轉換跳閘時間只縮短了 2ns。設計人員可以極大地增加 CSNUB 值，直到轉換節點角開始彎曲（即，在 Q=1 時，L∑PAR#，CSNUB，以及 RSNUB 電路被有效的抑制）。但是，隨著 CSNUB 值的增加，緩沖電路所吸收的能量也有所增加，因此 RSNUB 的功耗也得相應增加，而同時降低升壓轉換器的效率。RSNUB 的功耗可由下式計算得出 PSNUB = ? CSNUB×VPK2×fSW，其中，VPK 為減少后的峰值振幅，FSW為升壓轉換器的轉換頻率。設計人員必須確保 RSNUB 包 (package) 足夠大來實現上述功耗。總的來說，下一標準值需大于振蕩頻率減半 (1/2 [CADD]) 所需的值，在這一標準值上來選擇 CSNUB，這樣峰值振幅就可以降低 20% 左右，而峰值效率的降低則不是很明顯。 |
