|
Nios II 處理器是Altera公司設計的一款基于FPGA的32位RISC嵌入式軟核處理器，具有32位指令集、數據通路及地址空間，是其可編程系統芯片（SOPC）的核心。Nios II系統采用Altera公司設計的一套Avalon總線交換結構，Avalon總線上的所有信號都與系統時鐘同步且地址、數據和控制信號使用獨立的端口；支持各種傳輸方式；采用從端口仲裁機制，對于有多個主設備的系統可以提高系統的吞吐量。 采用基于FPGA 的Nios II軟核處理器很容易在嵌入式系統設計中實現多處理器系統。在這樣的多處理器系統中，一般外部處理器做主處理器，Nios II處理器為從處理器，兩個處理器有共用的存儲器可以進行數據交互。本文將通過對Nios II系統啟動的研究設計一方案，用外部處理器配置FPGA,加載程序代碼到Nios II系統中的程序存儲器中，最終完成Nios II系統的啟動。 在多處理器系統的啟動方案 在多處理器系統中，為了降低成本，可以省去Nios II的一個非易失性存儲器外設，如flash、EPROM等，Nios II處理器通過Avalon交換結構連接易失性存儲器，一個外部主處理器及一些必要的接口外設。因此延遲Nios II的啟動是必要的，解決辦法是在Nios II系統中設計一啟動延遲模塊，把此模塊的基址設為Nios II的復位地址。通過此模塊，Nios II處理器上電復位后啟動被延遲，直到數據被傳輸完畢，外部處理器通過啟動延遲模塊向Nios II發送一個可以開始進入程序存儲器的指令，然后跳轉到程序存儲器開始執行，完成后續的設備初始化及應用程序的執行。 外部處理器通過時序轉接橋連接在Avalon交換結構上和Nios II處理器共同構成的一個雙處理器系統如圖1所示。黑色箭頭表示Nios II啟動延遲模塊是通過Avalon交換結構連接的。 圖1 多處理器系統的啟動方案結構 啟動方案的硬件設計 啟動延遲模塊如圖2所示，它有兩個從端口S1、S2：S1一端連接在啟動延遲模塊中的ROM單元上，另一端通過Avalon總線連接在Nios II處理器的指令主端口；S2一端連接在啟動延遲模塊的控制寄存器上，另一端通過Avalon總線連接在外部處理器和Nios II處理器的數據主端口。圖2中箭頭的方向表示數據的流向。 圖2 Nios II啟動模塊的硬件結構 在此需做兩點說明： * 在啟動延遲模塊中有兩個寄存器，這兩個寄存器定義如下： 說明：控制寄存器1用于存放NiosII程序存儲器中_start程序的入口地址。控制寄存器2中跳轉標志位（31_1位保留） 。 這兩個寄存器值由外部處理器來寫入，其中偏移量為0的寄存器存放Nios II程序存儲器中_start程序的入口地址，此值由外部處理器寫入；偏移量為1的寄存器只用了第0位，其它位保留，當外部處理器配置好Nios II處理器系統后，會向此寄存器的第0位寫入1，否則保持為0。 * ROM中的數據是外部處理器在配置FPGA的時候寫入的，因此只要FPGA配置完成后，啟動代碼就存放進ROM中了。ROM的大小要根據啟動程序代碼的大小來決定，設計中應盡可能降低這段程序的代碼存儲量。 下邊是用Verilog 硬件描述語言編寫的啟動延遲模塊的硬件代碼的主體框架結構： // ＲＯＭ讀端口（Ｓ１）： boot_rom the_boot_rom ( .clock (s1_cl k), file://s1_clk為來自Avalon總線模塊上的S1端口的時鐘信號 .aclr (s1_reset), file://s1_reset為來自Avalon總線模塊上的S1端口的復位信號 .q (s1_readdata), file://s1_readdata為流向Avalon總線模塊的S1端口的32位數據 .address (s1_address)file://s1_address為來自于Avalon總線模塊的S1端口的地址 ); file://控制寄存器讀寫端口（S2）： control_register the control_register ( .clk (s2_clk),file://s2_clk為來自Avalon總線模塊上的S2端口的時鐘信號 .reset (s2_reset), file://s2_reset為來自Avalon總線模塊上的S2端口的復位信號 .read (s2_read), file://s2_read為來自Avalon總線模塊上的S2端口的讀使能信號 .write (s2_write), file://s2_write為來自Avalon總線模塊上的S2端口的寫使能信號 .schipselect (s2_chipselect), file://s2_chipselect為來自Avalon總線模塊上的S2端口的片選信號 .address (s2_address), file://s2_address為來自Avalon總線模塊上的S2端口的地址 .readdata (s_readdata), file://s2_chipselect為流向Avalon總線模塊上的S2端口的32位讀數據 .writedata (s2_writedata) file://s2_writedata為來自Avalon總線模塊上的S2端口的32位寫數據 ); 啟動方案的軟件設計 啟動方案的軟件設計目標是當系統復位后，在外部處理器向Nios II程序存儲器和數據存儲器傳輸數據的過程中，Nios II處理器運行要受到外部處理器的控制。當一切就緒后，外部處理器發出一條釋放Nios II處理器的命令，接下來Nios II處理器就可以正常運行了。 軟件部分主要就是存放在啟動延遲模塊中ROM的代碼，此代碼主要是檢測啟動延遲模塊中控制寄存器2的第0位是否為1。若為1，則跳轉到控制寄存器1中所存儲的地址處執行。若設控制寄存器的基址為CONTROL_REG_BASE，為了減少代碼量，這段代碼容易用Nios II的匯編指令來實現，代碼部分在此從略。 最后本方案在我們自己設計的一塊開發板上經過測試，能夠正確完成Nios II 處理器的啟動。 結語 采用多處理器的系統雖然可以提高系統的性能，但傳統的多處理器系統一般只出現在工作站及高端PC上，在嵌入式系統中由于其設計代價太高很少采用。本文設計了一種在多處理器系統中的Nios II軟核處理器的啟動方案，這個方案在外部處理器向Nios II的程序存儲器和數據存儲器加載數據時，可以控制Nios II處理器的啟動。 |
