|
1 基于FPGA的可重構(gòu)原理 FPGA(現(xiàn)場可編程門陣列)是一種可編程邏輯器件，他是在PAL,GAL等邏輯器件的基礎(chǔ)上發(fā) 展起來的。同以往的PAL，GAL等相比，F(xiàn)PGA的規(guī)模大得多，而單位邏輯門的成本卻低得多,多容量、低成本為FPGA在印花系統(tǒng)的應(yīng)用創(chuàng)造了條件。利用FPGA可以實現(xiàn)I/O處理，脈沖發(fā)生、計數(shù)，數(shù)學(xué)運算等功能，可以大大簡化數(shù)控系統(tǒng)的設(shè)計。FPGA最大的特點就是他的內(nèi) 部邏輯的在線可重構(gòu)性。目前主流的FPGA都是基于查找表結(jié)構(gòu)的，查找表(160kUP Table)簡稱為LUT，LUT本質(zhì)上就是一個RAM。如圖1所示。在CMOS分離邏輯電路設(shè)計當(dāng)中，通常采用圖1(a)的方法實現(xiàn)反相器。但是在FPGA中，卻是使用LUT來實現(xiàn)這一功能，如圖1(b)所示。MUX的控制輸入SEL被作為邏輯輸入，而IN1,IN2則是反向器的查找表。這樣做的原因有2點： 1) LUT是通用的，可以實現(xiàn)任何邏輯。 2) LUT可以高效地在硅片上實現(xiàn)。 由于SRAM的易失性，在系統(tǒng)上電后需要對FPGA進(jìn)行配置，才能使FPGA進(jìn)入工作狀態(tài)。配置信息通常存放在PROM或者 FLASH存儲器當(dāng)中，但是也可以使用其他設(shè)備，比如CPU完成這個工作。因此可以利用CPU對FPGA進(jìn)行配置，將配置信息存儲在CPU系統(tǒng)的存儲器內(nèi)，不但降低了成本，而且可以根據(jù)實際需要選擇不同的配置信息。由于配置過程時間很短，通常在幾百毫秒 內(nèi)，因此可以在系統(tǒng)工作過程中重新對FPGA進(jìn)行配置，實現(xiàn)實時可重構(gòu)。 光電編碼器通常輸出相差為90°的兩路方波A相和B相，按照轉(zhuǎn)向的不同，A相或者超前B相。在使用光電編碼器測速時需要完成誤計數(shù)抑制、鑒向和測速3大功能。 在誤計數(shù)抑制方面，有模擬方式和數(shù)字方式。模擬的方法［1］采用RC電路將編碼器傳送來的方波信號轉(zhuǎn)換為脈沖信號。數(shù)字方式多采用D觸發(fā)器［2，3，4］對方波信號進(jìn)行延遲之后再將經(jīng)過延遲的波形進(jìn)行邏輯運算，并根據(jù)兩路波型之間相差90°的邏輯關(guān)系，消除因抖動或干 擾而可能帶來的誤計數(shù)，消除因振蕩或電路干擾產(chǎn)生的毛刺的影響。其中D觸發(fā)器使用的級數(shù)對誤計數(shù)的抑制有直接關(guān)系［2］。在干擾嚴(yán)重的情況下，可以選擇具有長線驅(qū)動接口的編碼器，他將A、B相信號用RS 422（差動方式）分為A、A和B、B四根信號線傳輸。這樣可以有效地抑制共模干擾，提高傳輸距離。 測速功能的算法主要有M法、T法、M/T法、M法和T法都簡單容易實現(xiàn)，但是精度受速度的影 響。M/T法具有較高精度，M/T法和變M/T法是目前公認(rèn)的高精度測速方法。 在測速實現(xiàn)方法上主要有純硬件、純軟件、軟硬件結(jié)合等方法。純硬件方法［2，5］的優(yōu)點是不需要CPU的干預(yù)自動完成，缺點是外圍器件較多、只能實現(xiàn)M法和T法。純軟件［6］方法光電編碼器的信號線與CPU中斷輸入和I/O口相連。優(yōu)點是外部器件使用較少，缺點是占用CPU時間過多且測量精度不高。例如80C196，時鐘頻率為12 MHz，經(jīng)過分頻，T1定時器的基準(zhǔn)頻率是0.75 MHz,無論采用M法、T法、M/T法，精度都受到基準(zhǔn)頻率的限制，無法進(jìn)一步提高。但是FPGA則可以大大提高基準(zhǔn)頻率，可以在本質(zhì)上提高測速的精度。軟硬結(jié)合的方法［3，4］是誤計數(shù)抑制、鑒相的功能由外部硬件電路完成，而計數(shù)的功能由CPU完成，是以上2種方法的折衷，但是精度仍然受到限制。? 3 采用FPGA的可重構(gòu)設(shè)計 綜上所述，利用FPGA內(nèi)部可編程、可重構(gòu)的特點，可以將以往分離設(shè)計的邏輯電路，利用FP GA內(nèi)部豐富的邏輯資源，以及VerilogHDL具有語言門級電路描述強(qiáng)的特點，集成到系統(tǒng)內(nèi)部 。可以根據(jù)應(yīng)用的要求實現(xiàn)各種測速方法且不需要CPU的干預(yù)，將他作為一個功能 模塊嵌入在系統(tǒng)當(dāng)中，且可以根據(jù)不同的需要，選擇不同的測速方法，而不需要修改硬 件電路，實現(xiàn)重構(gòu)造。 1) M法可重構(gòu)設(shè)計的實現(xiàn)? 模仿傳統(tǒng)的D觸發(fā)器+計數(shù)器的結(jié)構(gòu)，如圖2所示。通過VerilogHDL構(gòu)造了兩個4級D觸發(fā)器串聯(lián)的誤差抑制電路（圖2中encode模塊）和鑒向電路，同時利用Quarts提供的Mega Fu nction功能實現(xiàn)一個16位同步可逆計數(shù)器（圖2中l(wèi)pm_couter模塊），以及一個16位的鎖存器（圖2中d模塊）完成對編碼器脈沖的M法測速邏輯電路。 仿真結(jié)果如圖3所示，CHA，CHB信號進(jìn)入FPGA，在分別經(jīng)過第三、第四個觸發(fā)器延時后的波 行為A3，A4和B3，B4，經(jīng)過鑒向以后得到DIR和REV信號，且這兩路信號是原來A相或者B相頻 率的4倍。為了說明方便，圖3的計數(shù)器僅測量了一個信號（DIR或REV）周期的時鐘數(shù)。 由于 每次測量完成以后計數(shù)器的數(shù)值都會被復(fù)位，因而必須將計數(shù)器的數(shù)值進(jìn)行鎖存，這樣CPU讀出的才是有效的速度（圖2的d模塊）。從圖3中可以看到，在經(jīng)過d模塊以后，speed_ou t信號穩(wěn)定輸出。此例中基準(zhǔn)時鐘信號CLOCK的頻率為50 MHz。 2) M/T法可重構(gòu)的實現(xiàn) 由于結(jié)合了M法和T法的優(yōu)點，測速比較準(zhǔn)確，缺點是需要擴(kuò)展大量的外圍芯片和占用單片機(jī) 中斷，編程相對復(fù)雜［5］。利用FPGA內(nèi)部豐富的邏輯資源和有限狀態(tài)機(jī)的方法，實現(xiàn)M/T測速邏輯。狀態(tài)機(jī)是由組合電路和時序電路構(gòu)成的硬件時序電路。狀態(tài)的轉(zhuǎn)移取決于當(dāng)前的狀態(tài)和狀態(tài)機(jī)的輸入狀態(tài)，這種狀態(tài)機(jī)為米里（Mealy）型狀態(tài)機(jī);狀態(tài)的轉(zhuǎn)移只取決于當(dāng)前狀態(tài)的稱為莫爾(Moore)型狀態(tài)機(jī)。莫爾型狀態(tài)機(jī)可以看作是米里型狀態(tài)機(jī)的一個特例。 本設(shè)計采用米里（Mealy）型狀態(tài)機(jī)。在接收到復(fù)位信號以后，狀態(tài)機(jī)進(jìn)入（00）狀態(tài)。在 （00）狀態(tài)中，主要完成計時器?T的復(fù)位，m1，m2計數(shù)器的復(fù)位。當(dāng)?shù)谝粋�脈沖到來的時刻，狀態(tài)機(jī)進(jìn)入（01）狀態(tài)。此時計時器T開始記時，同時m1，m2開始計數(shù)。Tg到時以后，進(jìn)入（10）狀態(tài)。此時m1，m2 繼續(xù)計數(shù)，當(dāng)最后一個脈沖到來以后，進(jìn)入（11）狀態(tài)。將m1，m2的數(shù)值鎖存進(jìn)入鎖存器以后，自動復(fù)位到（00）狀態(tài)。 采用模塊化設(shè)計的思想，將測速邏輯分為4個部分，其中pluse_couter和clock_coute r計數(shù)器是采用Quarts提供的Mega Function功能構(gòu)造出來的加法計數(shù)器，分別完成對編碼器脈沖m1和基準(zhǔn)時鐘脈沖m2的計數(shù)功能。 Encode模塊完成對編碼器信號CHA、CHB信號的鑒向信號REV和DIR、鎖存信號LOCK、計數(shù)器復(fù)位信號COUTER_RST、方向信號UPDOWN的控制。D_ TRIGGER單元完成兩個計數(shù)器結(jié)果的鎖存，同時將UP_DOWN信號和編碼器脈沖計數(shù)器測量得到的結(jié)果（7位）組合到一起構(gòu)成8位的PULSE_D，這樣得到的脈沖數(shù)值就是有方向的脈沖數(shù)量。D_TRIGGER的輸出PULSE_D［7.0］和CLOCK_D［15.0］就是最終測量得到的結(jié)果。最終的仿真結(jié)果如圖7所示，采用了50 MHz的基準(zhǔn)信號， CHA，CHB是0.5 MHz，相差為90°的方波。對兩相信號進(jìn)行4倍頻，得到DIR和REV兩路方向脈沖信號。在有限狀態(tài)機(jī)（STA）的控制下，鎖定信號（LOCK），計數(shù)器復(fù)位信號（COUTER_RST）和兩個計數(shù)器單元PULSE_NUM_OUT和CLOCK_NUM_OUT按照預(yù)定的時序工作，達(dá)到了設(shè)計的需要。程序編譯完成以后，共占用68個邏輯單元（logic cells），最大延時13.8 ns。 4 結(jié)論 利用FPGA的可重構(gòu)特性，減少了外圍器件、簡化了CPU程序的設(shè)計。可以根據(jù)現(xiàn)場的要求靈活選用M法、T法、M/T法。對于變M/T法和直接測量頻率法等測速電路同樣可以采用這種嵌入式設(shè)計的方式。通過構(gòu)造與CPU的接口，對于CPU而言，F(xiàn)PGA就如同一個外部RAM一樣訪問，不需要對測速過程進(jìn)行任何干預(yù)。同時如果將測速時間和基準(zhǔn)頻率設(shè)計成外部可以控制的參數(shù)單元，就可以很方便地修改參數(shù)，實現(xiàn)不同場合、不同要求的情況下更高精度的控制。 參考文獻(xiàn) 1］朱華炳.用于位置與速度反饋測量的編碼倍頻器鑒相電路的設(shè)計與分析［J］.機(jī)械與電子，1997，(5)：32-33 2］劉新建.光電編碼器的誤計數(shù)抑制電路的設(shè)計［J］.測控技術(shù)，19 98，17(6)：54-55? 3］鄭紹春.用單片機(jī)提高光電編碼器分辨率的一種實現(xiàn)方法［J］.交通與計算機(jī)， 1998，(2) 4］劉飛龍.光電編碼器四倍頻電路的實現(xiàn)及其應(yīng)用［J］.自動化儀表，2000，(9)? 5］肖本賢.一種提高轉(zhuǎn)速測量范圍與精度的新方法［J］.自動化儀表，1997，(18)：21-23. 6］趙哲身.光電編碼器的軟件鑒相及其使用技巧［J］.自動化儀表，1998，(2 )：17-21. |
