|
1．處理器技術(shù) 處理器技術(shù)與實(shí)現(xiàn)系統(tǒng)功能的計(jì)算引擎結(jié)構(gòu)有關(guān)，很多不可編程的數(shù)字系統(tǒng)也可以視為處理器，這些處理器的差別在于其面向特定功能的專用化程度，導(dǎo)致其設(shè)計(jì)指標(biāo)與其它處理器不同。 （1）通用處理器 這類處理器可用于不同類型的應(yīng)用，一個(gè)重要的特征就是存儲程序，由于設(shè)計(jì)者不知道處理器將會運(yùn)行何種運(yùn)算，所以無法用數(shù)字電路建立程序。另一個(gè)特征就是通用的數(shù)據(jù)路徑，為了處理各類不同的計(jì)算，數(shù)據(jù)路徑是通用的，其數(shù)據(jù)路徑一般有大量的寄存器以及一個(gè)或多個(gè)通用的算術(shù)邏輯單元。設(shè)計(jì)者只需要對處理器的存儲器編程來執(zhí)行所需的功能，即設(shè)計(jì)相關(guān)的軟件。 在嵌入式系統(tǒng)中使用通用處理器具有設(shè)計(jì)指標(biāo)上的一些優(yōu)勢。上市時(shí)間和NRE成本較低，因?yàn)樵O(shè)計(jì)者只需編寫程序，而不需要做任何數(shù)字設(shè)計(jì)，靈活性高，功能的改變通過修改程序進(jìn)行即可。與自行設(shè)計(jì)處理器相比，數(shù)量少時(shí)單位成本較低。 當(dāng)然，這種方式也有一些設(shè)計(jì)指標(biāo)上的缺陷，數(shù)量大時(shí)的單位成本相對較高，因?yàn)閿?shù)量大時(shí)，自行設(shè)計(jì)的NRE成本分?jǐn)傁聛恚山档蛦挝怀杀尽Ｍ瑫r(shí)，對于某些應(yīng)用，性能可能很差。由于包含了非必要的處理器硬件，系統(tǒng)的體積和功耗可能變大。 （2）單用途處理器 單用途處理器是設(shè)計(jì)用于執(zhí)行特定程序的數(shù)字電路，也指協(xié)處理器、加速器、外設(shè)等。如JPEG編碼解碼器執(zhí)行單一程序，壓縮或解壓視頻信息。嵌入式系統(tǒng)設(shè)計(jì)者可通過設(shè)計(jì)特定的數(shù)字電路來建立單用途的處理器。設(shè)計(jì)者也可以采用預(yù)先設(shè)計(jì)好的商品化的單用途處理器。 在嵌入式系統(tǒng)中使用單用途處理器，在指標(biāo)上有一些優(yōu)缺點(diǎn)。這些優(yōu)缺點(diǎn)與通用處理器基本相反，性能可能更好，體積與功率可能較小，數(shù)量大時(shí)的單位成本可能較低，而設(shè)計(jì)時(shí)間與NRE成本可能較高，靈活性較差，數(shù)量小時(shí)的單位成本較高，對某些應(yīng)用性能不如通用處理器。 （3）專用處理器 專用指令集處理器（ASIP）是一個(gè)可編程處理器，針對某一特定類型的應(yīng)用進(jìn)行最優(yōu)化。這類特定應(yīng)用具有相同的特征，如嵌入式控制、數(shù)字信號處理等。在嵌入式系統(tǒng)中使用ASIP可以保證良好的性能、功率和大小的情況下，提供更大的靈活性，但這類處理器仍需要昂貴的NRE成本建立處理器本身和編譯器，單片機(jī)和數(shù)字信號處理器是兩類應(yīng)用廣泛的ASIP，數(shù)字信號處理器是一種針對數(shù)字信號進(jìn)行常見運(yùn)算的微處理器，而單片機(jī)是一種針對嵌入式控制應(yīng)用進(jìn)行最佳化的微處理器，通常控制應(yīng)用中的常見外設(shè)，如串行通信外設(shè)、定時(shí)器、計(jì)數(shù)器、脈寬調(diào)制器及數(shù)/模轉(zhuǎn)換器等都集成到了微處理器芯片上，從而使得產(chǎn)品的體積更小、成本更低。 2．IC技術(shù) （1）全定制/VLSI 在全定制IC技術(shù)中，需要根據(jù)特定的嵌入式系統(tǒng)的數(shù)字實(shí)現(xiàn)來優(yōu)化各層設(shè)計(jì)人員從晶體管的版圖尺寸、位置、連線開始設(shè)計(jì)以達(dá)到芯片面積利用率高、速度快、功耗低的最優(yōu)化性能。利用掩膜在制造廠生產(chǎn)實(shí)際芯片，全定制的IC設(shè)計(jì)也常稱為大規(guī)模集成電路設(shè)計(jì)（VLSI）,具有很高的NRE成本、很長的制造時(shí)間，適用于大量或?qū)π阅芤髧?yán)格的應(yīng)用。 （2）半定制ASIC 半定制ASIC是一種約束型設(shè)計(jì)方法，包括門陣列設(shè)計(jì)法和標(biāo)準(zhǔn)單元設(shè)計(jì)法。它是在芯片制作好一些具有通用性的單元元件和元件組的半成品硬件，設(shè)計(jì)者僅需要考慮電路的邏輯功能和各功能模塊之間的合理連接即可。這種設(shè)計(jì)方法靈活方便、性價(jià)比高，縮短了設(shè)計(jì)周期，提高了成品率。 （3）可編程ASIC 可編程器件中所有各層都已經(jīng)存在，設(shè)計(jì)完成后，在實(shí)驗(yàn)室里即可燒制出設(shè)計(jì)的芯片，不需要IC廠家參與，開發(fā)周期顯著縮短。可編程ASIC具有較低的NRE成本，單位成本較高，功耗較大，速度較慢。 3．設(shè)計(jì)/驗(yàn)證技術(shù) 嵌入式系統(tǒng)的設(shè)計(jì)技術(shù)主要包括硬件設(shè)計(jì)技術(shù)和軟件設(shè)計(jì)技術(shù)兩大類。其中，硬件設(shè)計(jì)領(lǐng)域的技術(shù)主要包括芯片級設(shè)計(jì)技術(shù)和電路板級設(shè)計(jì)技術(shù)兩個(gè)方面。 芯片級設(shè)計(jì)技術(shù)的核心是編譯/綜合、庫/IP、測試/驗(yàn)證。編譯/綜合技術(shù)使設(shè)計(jì)者用抽象的方式描述所需的功能，并自動(dòng)分析和插入實(shí)現(xiàn)細(xì)節(jié)。庫/IP技術(shù)將預(yù)先設(shè)計(jì)好的低抽象級實(shí)現(xiàn)用于高級。測試/驗(yàn)證技術(shù)確保每級功能正確，減少各級之間反復(fù)設(shè)計(jì)的成本。 軟件設(shè)計(jì)技術(shù)的核心是軟件語言。軟件語言經(jīng)歷了從低級語言（機(jī)器語言、匯編語言）到高級語言（如結(jié)構(gòu)化設(shè)計(jì)語言、面向?qū)ο笤O(shè)計(jì)語言）的發(fā)展歷程，推動(dòng)其發(fā)展的是匯編技術(shù)、分析技術(shù)、編譯/解釋技術(shù)等諸多相關(guān)技術(shù)。軟件語言的級別也從實(shí)現(xiàn)級、設(shè)計(jì)級、功能級逐漸向需求級語言發(fā)展過渡。 早期，隨著通用處理器概念的逐漸形成，軟件技術(shù)迅速發(fā)展，軟件的復(fù)雜度也開始增加，軟件設(shè)計(jì)和硬件設(shè)計(jì)的技術(shù)和領(lǐng)域完全分開。設(shè)計(jì)技術(shù)和工具在這兩個(gè)領(lǐng)域同步得到發(fā)展，也使得行為描述可以在越來越抽象的級別上進(jìn)行，以適應(yīng)設(shè)計(jì)復(fù)雜度不斷增長的需要。這種同步發(fā)展如今又使得這兩領(lǐng)域都在使用同樣的時(shí)序模型來描述行為，因而這兩領(lǐng)域再度統(tǒng)一為一個(gè)領(lǐng)域即將成為可能。 |
