|
領先的芯片制造工藝可在單個數字信號處理器(DSP)上集成數億個晶體管，并能以數百兆赫茲的頻率運行。但是，由這些集成度與速度實現的極高性能付出了在可視化與存取方面的代價。具有更高集成度及大容量片上高速緩存的更大更快的DSP使得開發人員在操作期間很難看見芯片內部所發生的事情，也難于控制測試所需的輸入。當今許多應用的代碼量已增加到數十萬行。實際上，某些開發人員的代碼如今已達到了上百萬行。通過再次注重提高開發流程的效率，重新使用業經驗證的軟件模塊與算法，及提高應用性能以充分利用處理器，開發團隊正致力于加快產品的上市進程。在代碼的直觀示圖與訪問方面的欠缺，使系統調試的常規做法變得更為艱難，從而影響了開發速度，增加了產品在推向市場前的資源成本。實際上，研究表明，如果在設計流程中未能及時發現故障與瓶頸，則會使隔離與修復工作變得更為困難且代價更加昂貴，并進而成為產品錯失關鍵市場窗口的主要原因。 模擬器與仿真器均可為開發人員提供代碼與系統性能更佳的可視化，即便是最先進的DSP與微處理器。 模擬與仿真 在基于DSP的開發設計中，模擬與仿真的作用很容易使人混淆，因為粗略看來，它們執行的功能非常相似。從最簡單的方面講，模擬與仿真的主要區別在于模擬完全是在軟件中完成的，而仿真則是在硬件中進行。但是如果要更深入探究的話，每種工具的唯一特性與強大的優勢是非常明顯的。兩者之間取長補短，共同提供了它們無法單獨擁有的優勢。 從傳統意義上講，模擬是在設計的最初階段開始進行，這期間設計人員會借助它來對初始代碼進行評估。開發人員需在設計進程的初期階段--一般在獲得硬件前的幾個月--使用模擬器對復雜的多核系統進行建模。這使得在無需原型器件的情況下對各種設計配置進行評估成為可能。此外，當設計人員運行核心代碼并對之進行不同的更改時，軟件模擬可以采集到大量的調試數據。通過模擬會影響代碼效果的DSP及所有外設的性能，軟件模擬有可能確定最有效的應用設計。 然而，以往模擬器的緩慢速度使之無法得到廣泛的應用。為了提高效率，必須加快模擬器的速度，才能實現針對復雜DSP應用所需的大量數據采集。由于模擬器速度緩慢，設計人員往往在開發周期的后期階段當獲得硬件原型后才進行調試與分析--這樣的過程會造成巨大的時間與成本的浪費。隨著快速模擬技術與數據采集工具的推出，開發人員僅需幾分鐘便可采集大量數據，而非先前或同類競爭模擬器所需要的數小時。模擬器在設計與調試過程中是一種非常重要的工具，因為它能夠反復地運行相同的模擬過程，而基于硬件的評估會因中斷等外部事件所導致的變化而無法實現這一過程。此外，模擬器還具有高度的靈活性，可獨立對CPU進行深入分析，或可用于對整個系統進行建模。模擬器可輕松地進行配置，能夠與各種存儲器及外設相集成。由于設計人員正在對硬件進行建模，因而他們實際上可以將更多的東西構建到模型中去，使之可提取更多的數據來支持高級分析功能。 仿真功能的深入研究 那么何處需要仿真呢？仿真使開發人員可了解不同軟硬件模型間的實時交互作用。它還可以將實現真實世界的激勵連接到外設上，來啟動系統行為的調試。開發人員在開發后期階段可獲得真實數據時使用仿真器。通過確定應用程序在硬件上實際運行性能，仿真器可驗證模擬器測試過的設計。驗證仿真器獲得的這些信息可以幫助設計人員再次采用模擬器來進一步優化硬件性能。 時鐘速度、數據速率以及器件復雜性不斷加速的發展也推動著仿真器的向前發展。先進的仿真技術如實時數據交換使您可在不影響運行的情況下獲得系統運行的直觀視圖。通過RTDX數據鏈接，TI基于JTAG掃描技術的PCI總線仿真器XDS560助于減少當處理器速度增加以及外設、數據總線和其它系統組件被嵌入到器件中時所出現的“可見性降低”問題，這種問題的出現會導致幾乎無法查看芯片中程序執行的實時行為，或無法發現用以訪問數據的測試點。仿真器可在不改變器件性能的情況下，在主機開發平臺與目標處理器間進行數據傳輸、下載代碼和觀察復雜序列事件，所有這些都使得評估系統未來開發完成后實地運行的性能成為可能。 全面集成的測試工具 模擬不是仿真與真實硬件的替代品。這兩種技術可互相補充，并可在設計流程中結合使用。DSP模擬與仿真功能能以足夠快的速度、利用足夠豐富的數據以及足夠高的簡易性共同模擬"虛擬原型"，并驗證最終硬件，以便將基于DSP的系統開發提升到一個新的水平，節省巨大的成本并顯著地縮短開發時間。 事實上，模擬器與仿真器的功能在設計過程中的特定階段將會進行混合。下圖說明模擬與仿真在設計周期的某些階段應該一起使用，共同執行特定任務，以實現更佳的總體設計目標。 |
