|
TMS320C2XX是美國(guó)TI公司推出的一種低價(jià)格、高性能的16位定點(diǎn)運(yùn)算數(shù)字信號(hào)處理器(DSP),它的性?xún)r(jià)比極高,目前已成為高檔單片機(jī)的理想替代品,在通信、語(yǔ)音處理、軍事、儀器儀表、圖像處理等領(lǐng)域得到了廣泛的應(yīng)用。在以TMS320C2XX為核心的數(shù)字化語(yǔ)言學(xué)習(xí)系統(tǒng)中,為了滿(mǎn)足系統(tǒng)的實(shí)時(shí)性要求,并且提高系統(tǒng)的音質(zhì)和負(fù)載能力,聲卡與存儲(chǔ)器之間的數(shù)據(jù)傳送已經(jīng)不能采用程序查詢(xún)控制方式,因此我們考慮采用直接存儲(chǔ)器訪(fǎng)問(wèn)(DMA)控制。直接存儲(chǔ)器訪(fǎng)問(wèn)控制是指數(shù)據(jù)傳送時(shí)不需要CPU的介入,I/O設(shè)備和存儲(chǔ)器直接交換信息。DMA方式的數(shù)據(jù)傳送與程序查詢(xún)方式的數(shù)據(jù)傳送相比,具有數(shù)據(jù)傳送速度高、I/O響應(yīng)時(shí)間短、CPU額外開(kāi)銷(xiāo)小的明顯優(yōu)點(diǎn)。本文根據(jù)課題需要,通過(guò)分析TMS320C2XX使用保持(HOLD)操作的直接存儲(chǔ)器訪(fǎng)問(wèn)(DMA)和DMA控制器8237-5的工作原理,解決了DSP芯片TMS320F206與DMA控制器8237-5的軟、硬件接口問(wèn)題,實(shí)現(xiàn)了DMA 在數(shù)字化語(yǔ)言學(xué)習(xí)系統(tǒng)中的應(yīng)用。 1 TMS320C2XX使用HOLD操作的直接存儲(chǔ)器訪(fǎng)問(wèn) TMS320C2XX的HOLD操作允許對(duì)外部程序、數(shù)據(jù)以及I/O空間進(jìn)行直接存儲(chǔ)器訪(fǎng)問(wèn)。該過(guò)程由/HOLD和/HOLDA兩個(gè)信號(hào)控制。 (1)/HOLD。外部設(shè)備可以把該引腳驅(qū)動(dòng)到低電平從而請(qǐng)求對(duì)外部總線(xiàn)的控制。如果HOLD/INT1中斷線(xiàn)被允許,那么將觸發(fā)中斷。 (2)/HOLDA。在響應(yīng)/HOLD中斷時(shí),軟件邏輯可以使處理器發(fā)出/HOLD應(yīng)答信號(hào),表示它將放棄對(duì)其外部總線(xiàn)的控制。根據(jù) /HOLDA,外部地址信號(hào)(A15～A0)、數(shù)據(jù)信號(hào)(D15～D0)以及存儲(chǔ)器控制信號(hào)(/PS,/DS,/BR,/STRB,R/W,/RD, /WE)被置為高阻狀態(tài)。 在我們的設(shè)計(jì)中,HOLD/INT1中斷服務(wù)子程序只用于HOLD操作以便控制DMA傳送,因此DSP的中斷控制寄存器(ICR)中的方式 (MODE)位置為0。此時(shí),中斷線(xiàn)INT1對(duì)下降沿和上升沿二者都敏感。當(dāng)CPU檢測(cè)到下降沿時(shí),它完成正在執(zhí)行的當(dāng)前指令,然后迫使程序控制轉(zhuǎn)到中斷服務(wù)子程序。在成功的測(cè)試到MODE=0之后,此子程序執(zhí)行IDLE(空閑)指令。根據(jù)IDLE,/HOLDA變?yōu)橛行Ф獠靠偩€(xiàn)被置為高阻狀態(tài)。只有在檢測(cè)到HOLD/INT1引腳上的上升沿之后,CPU才退出IDLE狀態(tài),/HOLDA變?yōu)闊o(wú)效,并使外部總線(xiàn)返回到正常狀態(tài)。 HOLD操作的子程序?qū)⒃诒疚淖詈蠼Y(jié)合具體示例中給出,應(yīng)該注意的是:IDLE指令應(yīng)當(dāng)放在中斷服務(wù)子程序內(nèi)以便發(fā)出/HOLDA。同時(shí)要注意的是:中斷程序代碼禁止除HOLD/INT1之外的所有可屏蔽中斷,從而允許/HOLDA和總線(xiàn)的安全恢復(fù)。 2 DMA控制器8237-5的工作原理 8237-5是一個(gè)高性能的40引腳雙列直插式可編程DMA控制器芯片,可以方便地與DSP微處理器相連,實(shí)現(xiàn)外部設(shè)備與存儲(chǔ)器之間的數(shù)據(jù)交換。其內(nèi)部結(jié)構(gòu)和引腳信號(hào)可參閱參考文獻(xiàn)[2]。該控制器通過(guò)編程可提供多種類(lèi)型的控制特性,以?xún)?yōu)化系統(tǒng)性能,增大數(shù)據(jù)吞吐量,最高數(shù)據(jù)傳輸速率可達(dá) 1.5MB/S。 DMA控制器實(shí)現(xiàn)DMA傳送的控制原理可用圖1的信息流示意圖表示。現(xiàn)結(jié)合該圖將DMA控制原理操作順序說(shuō)明如下: ①I(mǎi)/O設(shè)備準(zhǔn)備好后,向DMA控制器(DMAC)發(fā)出DMA請(qǐng)求信號(hào)DMARQ。 ②DMAC向CPU發(fā)出總線(xiàn)請(qǐng)求信號(hào)BUSRQ。 ③按照預(yù)定的DMAC占用總線(xiàn)方式,CPU響應(yīng)BUSRQ,向DMAC發(fā)出總線(xiàn)確認(rèn)信號(hào)BUSAK。從這時(shí)起,CPU總線(xiàn)控制權(quán)交由DMAC接管,開(kāi)始進(jìn)入DMA有效周期,如圖1中陰影部分所示。 ④DMAC接管總線(xiàn)后,先向I/O設(shè)備發(fā)出DMA請(qǐng)求的響應(yīng)信號(hào)DACK,表示允許外設(shè)進(jìn)行DMA傳送。然后按事先設(shè)置的初始地址和需傳送的字節(jié)數(shù),依次發(fā)送地址和讀寫(xiě)命令,使RAM和I/O設(shè)備直接交換數(shù)據(jù),直至全部數(shù)據(jù)交換完畢。 ⑤DMA傳送結(jié)束后,自動(dòng)撤消向CPU的總線(xiàn)請(qǐng)求信號(hào)BUSRQ,從而使BUSAK和DACK相繼變?yōu)闊o(wú)效,CPU又重新控制總線(xiàn),恢復(fù)正常工作。 3 DSP與DMA控制器8237-5的接口電路 通過(guò)上述分析可以知道,DSP與8237-5的接口關(guān)鍵是要解決DSP的/HOLD、/HOLDA信號(hào)與8237-5的總線(xiàn)保持請(qǐng)求輸出信號(hào) HRQ(即BUSRQ)、總線(xiàn)保持響應(yīng)輸入信號(hào)HLDA(即BUSAK)之間的聯(lián)系問(wèn)題。圖2給出DSP與8237-5的接口電路。 1)數(shù)據(jù)線(xiàn)、地址線(xiàn)可以直接相連,8237-5僅使用8根數(shù)據(jù)線(xiàn)和地址線(xiàn)。 (2)由于8237-5要向DSP申請(qǐng)對(duì)外部總線(xiàn)的控制,所以DSP的/HOLD信號(hào)決定于HRQ,而二者的有效電平正好是反相關(guān)系;另一方面,當(dāng)DSP在合適程序代碼的協(xié)助下使/HOLDA有效,從而對(duì)/HOLD有效作出響應(yīng)時(shí),它就應(yīng)該通知DMAC可以獲得總線(xiàn)控制權(quán),那么可以將 /HOLDA反相后發(fā)給8237-5的HLDA，從而使得該信號(hào)變高成為有效,8237-5得以接管總線(xiàn)。因此HLDA、/HOLD信號(hào)線(xiàn)的譯碼邏輯關(guān)系如下: HLDA=/HOLDA /HOLD=HRQ 一次DMA操作的時(shí)序關(guān)系如圖3所示。 可見(jiàn),當(dāng)8237-5任一通道的DREQ被置為有效電平且相應(yīng)通道的屏蔽位被清除時(shí),就使HRQ信號(hào)變?yōu)楦唠娖?從而使DSP的/HOLD變低,表示有外部設(shè)備請(qǐng)求對(duì)外部總線(xiàn)的控制。隨即DSP發(fā)出/HOLDA來(lái)響應(yīng)/HOLD,8237-5的HLDA變高,取得總線(xiàn)控制權(quán),并產(chǎn)生相應(yīng)的 DMA響應(yīng)信號(hào)DACK以通知外設(shè)。完成DMA周期后,總線(xiàn)又回到正常狀態(tài)。 4 軟件編程 實(shí)現(xiàn)DMA控制方式的軟件編程主要包括DMA控制器8237-5的初始化、DSP的HOLD操作以及外設(shè)初始化相關(guān)設(shè)置等三部分。根據(jù)所實(shí)現(xiàn)的具體功能不同,各部分的一些細(xì)節(jié)可能有所區(qū)別。 下面給出DMA控制方式在以DSP為核心的語(yǔ)言學(xué)習(xí)系統(tǒng)中的一個(gè)具體應(yīng)用。它可以實(shí)現(xiàn)DMA方式的采樣和回放,用于兩個(gè)人之間的全雙工會(huì)話(huà)功能。所用外設(shè)是聲卡。由于要同時(shí)進(jìn)行采樣和回放,所以8237-5需要使用兩個(gè)DMA通道。 4.1 8237-5的初始化 8237-5初始化的一般內(nèi)容可參閱參考文獻(xiàn)[2],關(guān)鍵在于方式寄存器和命令寄存器的規(guī)定。根據(jù)全雙工會(huì)話(huà)功能的具體要求,本例程的方式寄存器和命令寄存器初始化如下: splk #0049h，60h ;方式寄存器,通道1,讀傳送, out 60h，dma_mode_res 地址增,單字節(jié)傳送，禁止自動(dòng)預(yù)置。 splk #0047h，60h ;方式寄存器,通道3,寫(xiě)傳送, out 60h，dma_mode_res 地址增,單字節(jié)傳送，禁止自動(dòng)預(yù)置。 splk #0000h，60h ;命令寄存器,禁止存儲(chǔ)器 out 60h，dma_command_res 到存儲(chǔ)器傳送,禁止通道0地址保持,允許芯片工作,正常時(shí)序,固定優(yōu)先級(jí),滯寫(xiě)入選擇,DREQ高電平有效,DACK低電平有效。 4.2 聲卡初始化中的相關(guān)設(shè)置 聲卡一般默認(rèn)DMA0=1為回放通道、DMA1=3為采樣通道,這在其PNP初始化中規(guī)定。I9寄存器用于禁止聲卡并行傳送方式,啟動(dòng)DMA方式: splk #0049h，60h ;select I9 ，MCE=1。 out 60h，534h splk #001bh，60h ;全校準(zhǔn),禁止PIO方式,允許DMA采樣和回放。 out 60h，535h 聲卡還有幾個(gè)與DMA操作有關(guān)的寄存器:I14、I15、I30、I31。I14、I15用于設(shè)定DMA回放的計(jì)數(shù)基值,I30、I31則用于設(shè)定DMA采樣的計(jì)數(shù)基值。它可以產(chǎn)生一個(gè)中斷以方便用戶(hù)做相應(yīng)處理。 4.3 DSP的HOLD操作中斷服務(wù)子程序 inpt1: in dsp_icr，icr ;讀 DSP 中斷控制寄存器。 bit dsp_icr，11 ;測(cè)試MODE位,判斷是否是HOLD 操作。 bcnd skip_int1，tc ;如果MODE=1,則退出中斷服務(wù)子程序。 /以下幾句完成DMA操作/ ready: lacl imr ;保護(hù)中斷屏蔽寄存器。 splk #0001h，imr ;屏蔽除HOLD/INT1之外的所有可屏蔽中斷。 idle ;進(jìn)入HOLD操作。發(fā)出/HOLDA,外部總線(xiàn)被置為高阻狀態(tài),等待HOLD/INT1引腳上的上升沿。 splk #1，ifr ;HOLD操作已完成(即完成一次DMA傳送)。清HOLD/INT1中斷標(biāo)志防止再次進(jìn)入HOLD方式。 sacl imr ;恢復(fù)中斷屏蔽寄存器內(nèi)容。 /針對(duì)全雙工會(huì)話(huà)功能的必要處理/ int1_one_speech1: in temp0，dma_state_res ;讀8237與DMA狀態(tài)寄存器判斷是哪個(gè)通道的DMA,從而保證DMA采樣與回放交替進(jìn)行。 bit temp0，14 bcnd unmask3，tc bit temp0，12 bcnd unmask1，tc b skip_int1 unmask3: splk #0007h，60h ;屏蔽采樣DMA。 out 60h，000fh b skip_int1 unmask1: splk #000dh，60h ;屏蔽回放 DMA 。 out 60h，000fh skip_int1: clrc INTM ret DMA控制方式在DSP中的成功運(yùn)用解決了系統(tǒng)中存儲(chǔ)器與外設(shè)之間數(shù)據(jù)傳送的速度問(wèn)題,大大減輕了CPU的負(fù)擔(dān),實(shí)現(xiàn)了DSP對(duì)聲卡DMA方式的錄音與回放、立體聲及全雙工操作,從而可以方便地實(shí)現(xiàn)全數(shù)字化語(yǔ)言學(xué)習(xí)系統(tǒng)的各項(xiàng)功能。 |
