|
提出一種新的高速并行采樣技術架構以及基于可編程芯片技術和支持靈活配置的并行處理嵌入式硬件架構。該平臺集多通道高速采集、大容量數據存儲、高性能DSP與大規模FPGA緊耦合實時處理等功能于一體，在綜合集成與應用方面具有創新性，能夠保障對多模式、多速率、多頻段信號分析在信號層上頻域的寬闊全覆蓋和時域的連續性，同時又因其硬件上提供了豐富的資源裕量，因而可以滿足信息層上對多種標準和協議分析的需求及應對其未來的演進。 為了克服傳統監測測向處理系統通用性和擴展性差的缺點，本文依托軟件無線電技術，對一體化設計所需的高速實時數據采集以及高速實時分析處理所需的終端處理硬件結構進行了深入闡述。該系統能夠滿足目前新體制和復雜信號環境下的監測測向設備各項指標要求，在有效節約資源和成本的同時，擁有較高水平的多系統集成效能。在研究過程中，本文綜合考慮目前數字處理終端與不同類型CPU(主機)的接口與結構關系的優缺點，最終選擇了基于Compact PCI體系的高性能監測測向處理平臺設計方案。 1 系統結構 本文所述的平臺結構具有靈活性和開放性的特點，其主要工作原理為：大規模FPGA用于接收多通道高速采樣數據流，完成必要的預處理；主控FPGA依據每路信號的處理要求仲裁各路FPGA/DSP的片選信號，同步啟動進行實時處理；多片實時處理DSP和主控FPGA緊耦合構成并行處理系統的核心；最后通過局部總線接口送入中央處理CPU作進一步分析處理，完成信息的綜合存儲管理等。系統結構框圖如圖1所示。 2 具體方案 2.1 高速數據采集 高速數據采集是高性能監測測向處理平臺研究的首要問題。其設計與實現，一方面由需求引導，另一方面也要求對系統各個環節有整體的把握。合理設計模擬信號調理電路、高穩時鐘產生電路、高速數據流傳輸路徑、合理的時序及控制邏輯，并充分考慮信號完整性和電磁兼容等問題，是設計一個高性能數據采集模塊的基本保障。 對于本文所關注的高速數據采集而言，若直接采用滿足采樣率設計要求的單片ADC芯片實現，會帶來動態范圍不夠、缺乏靈活性和成本較高、風險較大等問題。而如果選擇采用多片采樣率較低的芯片用交替采樣的方法來實現高速采樣的方案，則電路較復雜，而且多片ADC之間延時的不一致和增益的不匹配會使采樣后的信號難以無失真的復合。鑒于此，本文所述的高速數據采集設計思路是：模塊化設計具有適當采樣率的A/D板，基于頻帶分割和精確同步觸發的寬帶、大動態數據采集方案。本技術架構在硬件設計上具有模塊化、可擴展的特色，在性能上具有等效采樣率高及采樣帶寬不受ADC及調理電路限制的優點。采集模塊工作原理如圖2所示。 高速ADC是大功耗器件，通常更高的采樣率將消耗更多的功耗。在使用多ADC多通道的系統中，耗散問題則更為嚴重。Linear推出低功耗14 bit、125MS/s ADC LTC2261，該器件功耗127 mW，用1.8 V低壓模擬電源工作，提供73.4 dB的信噪比和85 dB的無寄生動態范圍。0.17 ps RMS的超低孔徑抖動允許其以卓越噪聲性能進行中頻欠采樣。創新性數字輸出可以設置為全速率CMOS、雙數據速率CMOS或雙數據速率LVDS。雙數據速率數字輸出允許數據在時鐘的上升沿和下降沿發送，從而將所需數據線數量減少了一半。另外，對高速信號進行高分辨率的數字化處理需審慎設計時鐘電路，就LTC2261和LTC其他高速14 bit系列ADC所表現出的性能看，在高速采樣時，0.5 ps的抖動就可對SNR產生明顯影響。由公式(1)可以看出，采樣速率越高、轉換位數越多，對A/D采樣時鐘的抖動指標要求就越高。 就LTC2261來說，10 ps的時鐘抖動將在輸入頻率為1 MHz時產生0.8 dB的SNR損耗。而在輸入頻率為120 MHz時，SNR將被降低至41.1 dB。這給高精度時鐘電路設計帶來了挑戰，通常只有選擇昂貴的高性能壓控晶體振蕩器才能保證應有的性能。而美國國家半導體公司提供的超低噪聲時鐘抖動濾波器LMK04000系列提供了另外一種低成本的選擇。該濾波器采用簡潔的外置晶體及級聯PLLatinum架構，12 kHz～20 MHz的RMS抖動為150 fs，100 Hz～20 MHz抖動為200 fs，時鐘輸出信號為LVPECL/2VPECL、LVDS和LVCMOS，可以有效改善系統的性能及準確度。其特點是內置高性能的級聯鎖相環(共2個)、低噪聲晶體振蕩器、高性能的內置壓控振蕩器以及低噪聲分頻器和驅動器。第一個鎖相環有2個不同配置可供選擇，可以選用簡單的外置晶體振蕩器或壓控晶體振蕩器模塊執行濾除抖動功能。第二個鎖相環可利用內置壓控振蕩器產生低噪聲時鐘。 2.2 高速高流量數據存儲 采樣速率及分辨率越高，則轉換后的數據流傳輸帶寬越大，對后續數據傳輸的實時調度和連續存儲的要求就相應提高。現在通常采用的方法是通過擴展位寬以降低傳輸速率[4-6]。但是，如果通過擴展位寬實現高速數據流的實時海量數據存儲必將增大設備規模，對存儲深度或者持續采集時間的限制也是非常突出的。本文對存儲容量、訪問速度、存儲區管理的靈活性進行了研究，結合FLASH存儲陣列，設計實現了基于FLASH存儲器的高速高流量數據存儲卡。該存儲卡符合CPCI 6U標準，具有模塊化、標準化、易擴展以及高穩定性等特點，解決了數字后處理過程中在編碼分析和協議解析階段對連續無失真采樣數據的實時存儲難題。其主要研究內容包括：采用FPGA進行高速信號的調度處理和緩存，以解決高速數字接口的問題；采用超大規模FPGA實現對存儲區的可在線配置靈活管理，以實現整個模塊的高集成度、高可靠性、存儲區管理靈活（支持冗余備份）等目標。由此實現的海量數據存儲子系統結構采用標準化、模塊化設計，具有高速率、低功耗、可移植、易擴展的特性，可以滿足不同任務的需要。 圖3所示是本文設計的基于CPCI標準的大存儲容量、高傳輸帶寬的通用數據存儲板。板載1片Stratix III E與2片Cyclone III FPGA以及96片NAND FLASH。StratixIII E是存儲板數據接收和分發的樞紐，該器件可應對存儲器較多的應用，為采用乒乓結構對數據進行緩存提供資源，主要完成以下功能：提供高達1 Gb/s的差分傳輸速率；通過PCI接口芯片PCI9656連接到PCI總線上，實現64 bit的局部總線；通過J4/J5實現板間自定義的高速差分數據傳輸。2片低成本Cyclone III分別連接48片NAND，實現數據的高速分發和NAND陣列的二級管理。在高速數據存儲卡的設計過程中，打通主機與存儲模塊之間的數據傳輸通道是調試的重點，這涉及FPGA中PCI本地端匹配邏輯的設計。一個典型的基于狀態機設計的匹配邏輯時序如圖4所示。 2.3 緊耦合和支持靈活配置的并行處理模塊 主處理平臺的計算能力往往構成了獲取寬帶信號時頻域完整信息的瓶頸。本文針對一體化設計的具體需求探討了一種緊耦合和支持靈活配置的并行處理硬件架構來解決這一問題。信號處理不同模塊有不同的運算特點，設計過程中，不同的模塊需要選擇在不同的器件中完成。FPGA設置靈活，但是主頻很難做高，通常只有幾百MHz，這與DSP的幾千MHz甚至于GHz相去甚遠。因而，對復雜的運算和協議分析適合采用DSP處理，而FPGA則偏重于計算量大、運算結構簡單的并行處理，在諸如數字下變頻（DDC）、匹配濾波器、FFT的設計中具有更好的性能，而且開發方便。同時，要充分體現軟件無線電的思想，達到通用性與一體化的要求，可重配置技術的突破是必須完成的任務。FPGA具有的硬件可重構性是GPP、DSP所沒有的功能，所以本文采用基于大規模FPGA+高性能DSP的主處理平臺設計方案也是保證系統結構具有可重配置特性的前提。同時，為了保障與本總線式結構平臺的各個組成部分有好的通聯性，并考慮到系統性能和處理能力的可擴展性，本模塊采用CPCI作為互聯控制總線，設計遵循CPCI 6U規范，并預留有SRIO(J3)、高速自定義IO(J4、J5)作為模塊之間或板級芯片之間高速數據流共享和協同處理的通道。該并行處理模塊硬件功能相對獨立，可方便功能需要的裁剪定制。同時，這些特征也決定了硬件平臺具有較長的使用周期，節約了研發經費。并行處理模塊原理框圖如圖5所示。 本并行處理模塊采用TI全新高性能1.2 GHz單核DSP TMS320C6455作為并行處理的核心，為同時執行多通道處理任務和應對同時執行多個軟件的高強度、高性能應用提供資源。C6455在統一器件上完美結合了高帶寬外設集成(千兆以太網MAC)、Serial RapidIO(SRIO)、運行速率553 MHz的DDR2存儲器接口以及更大的存儲器（L2存儲器達 2 MB）。這些為提高常用算法的處理效率、提高系統擴展能力提供了原始支撐，滿足了一體化的高性能設計要求。 本文基于最新技術，就高性能監測測向處理平臺設計所需的高速數據采集、數據傳輸、實時處理等核心技術進行了研究，實現了通用系統的多功能性與專用系統的針對性的有機結合，在一體化集成與應用研究方面具有創新性。在充分體現資源裕量設計的基礎上，該平臺具有很好的實時處理分析和信息綜合性能，可以滿足多種應用背景和不同技術指標的需求，在工作方式上具有高度的靈活性和適應性。 |
