|
1 引 言 數(shù)字信號處理技術(shù)已廣泛應(yīng)用于通信、雷達、聲納、遙感、圖形圖像處理和語音處理等領(lǐng)域。隨著現(xiàn)代科技的發(fā)展，尤其是半導體工藝的進入深亞微米時代，新的功能強勁的高性能數(shù)字信號處理器(DSP)也相繼推出，如ADI（美國模擬器件）公司的TigerSHARC系列和TI（德州儀器）公司的C6000系列，但是，要實現(xiàn)對運算量和實時性要求越來越高的DSP 算法，如對基于分數(shù)階傅立葉變換的Chirp信號檢測與估計，合成孔徑雷達(SAR)成像，高頻地波雷達中的自適應(yīng)濾波和自適應(yīng)波束形成等算法，單片 DSP 仍然顯得力不從心。這些挑戰(zhàn)主要涉及兩個主題： 一是計算能力，指設(shè)備、板卡和系統(tǒng)中分別可用的處理資源。采用多DSP、多FPGA系統(tǒng)，將是提高運算能力的一個有效途徑。 二是連接性，從本質(zhì)上說就是實現(xiàn)不同設(shè)備、板卡和系統(tǒng)之間的“快速”數(shù)據(jù)轉(zhuǎn)移。對于一些復雜的信息系統(tǒng)，對海量數(shù)據(jù)傳輸?shù)膶崟r性提出了苛刻的要求，多DSP之間、DSP與高速AD采集系統(tǒng)、DSP與FPGA間的高速數(shù)據(jù)傳輸，是影響信號處理流程的主要瓶頸之一。 TI公司最新推出的高性能 TMS320C6455（下文稱C6455）處理器，具有高速運算能力的同時集成了高速串行接口SRIO，方便多DSP以及DSP與FPGA之間的數(shù)據(jù)傳輸，在一定程度上滿足了高速實時處理和傳輸?shù)囊蟆１疚脑诙郉SP+FPGA通用信號處理平臺的基礎(chǔ)上，深入研究了多DSP間，DSP與FPGA間的SRIO的數(shù)據(jù)通信和加載技術(shù)的軟硬件設(shè)計與實現(xiàn)。這些技術(shù)包括了目前SRIO接口的各種應(yīng)用方式，可作為SRIO接口及C6455開發(fā)提供參考。 2 C6455特性及SRIO標準介紹 C6455是目前單片處理能力最強的新型高性能定點DSP，它是TI 公司基于第三代先進VeloviTI VLIW(超長指令字)結(jié)構(gòu)開發(fā)出來的新產(chǎn)品。最高主頻為1.2GHz，16位定點處理能力為9600MMAC/s。C6455建立在增強型C64x+ DSP內(nèi)核基礎(chǔ)之上，代碼尺寸平均縮短了20%至30%，周期效率提高了20%。C6455不僅是內(nèi)核的增強和運算速度的提升，相比以前的芯片，集成了豐富的外圍接口，如千兆以太網(wǎng)控制器，66 MHz PCI總線接口，最重要的是增加了新的外設(shè)接口SRIO，全雙工工作時，四個端口峰值速率每秒高達25 Gbits，解決了DSP高速數(shù)據(jù)傳輸?shù)钠款i，降低了開發(fā)多處理器系統(tǒng)的難度。 RapidIO是新一代高速互連技術(shù)，已于2004年被國際標準化組織(ISO)和國際電工協(xié)會(IEC)批準為ISO/IEC DIS 18372標準。RapidIO互連定義包括兩類技術(shù)：面向高性能微處理器及系統(tǒng)互連的Parallel RapidIO接口；面向串行背板、DSP和相關(guān)串行控制平面應(yīng)用的Serial RapidIO接口。SRIO支持編程模型包括基本存儲器映射IO事務(wù)、基于端口的消息傳遞和基于硬件一致性的全局共享分布式處理器。 SRIO互連架構(gòu)是一個開放的標準，滿足了嵌入式基礎(chǔ)實施在應(yīng)用方面的廣泛需要。可行的應(yīng)用包括多處理器、存儲器、網(wǎng)絡(luò)設(shè)備中的存儲器映射I/O器件、存儲子系統(tǒng)和通用計算平臺。這一互連技術(shù)主要作為系統(tǒng)內(nèi)部互連，支持芯片到芯片和板到板的通信，可以實現(xiàn)從1Gbps到60Gbps的性能水平，在高速互連方面將會有廣闊的發(fā)展前景。 3 C6455間的SRIO通信 3.1 C6455間的接口互連 C6455內(nèi)嵌了SRIO模塊，擁有4個全雙工的port（端口），支持SRIO 1x/4x串行協(xié)議。每個port支持1.25Gbps、2.5Gbps、3.125Gbps的波特率，每個port可以單獨構(gòu)成1x模式，也可以四個 port共同構(gòu)成4x模式。SRIO采用的是CML（電流型邏輯）電平，布線時必須遵循布線約束。為了最小化來自接收方100歐終端電阻的反射，差分對應(yīng)該具有50歐的阻抗，并且差分走線必須等長。在接收端串接耦合電容，隔離直流偏置。圖1是兩片C6455之間SRIO接口設(shè)計。 3.2 包格式 SRIO的傳輸操作是基于請求和響應(yīng)機制，包（packet）是系統(tǒng)中端點器件的通信單元。圖2是一次傳輸操作的流程圖。首先由發(fā)起者產(chǎn)生一個傳輸請求，請求包被傳輸?shù)较噜彽慕粨Q器件，從而進入交換結(jié)構(gòu)，通過交換機構(gòu)這個完整的請求包被轉(zhuǎn)發(fā)到目標器件。目標器件根據(jù)請求完成相應(yīng)操作后，發(fā)送相應(yīng)的響應(yīng)包，經(jīng)過交換機構(gòu)傳回到發(fā)起者。此時一個完整的傳輸過程完成。 SRIO有三個層的協(xié)議共同組成，每層協(xié)議在包中都有體現(xiàn)。圖3給出典型的請求包和響應(yīng)包的包格式示意圖。 請求包以物理層字段開始。S位指示這是一個包還是一個控制符號，AckID表明交換結(jié)構(gòu)器件將使用控制符號來確認哪一個包，Prio字段指示用于流量控制的包優(yōu)先級，TT為目標地址和源地址字段指示傳輸?shù)刂返臋C制類型、報應(yīng)被遞送到的器件的地址和產(chǎn)生包的器件的地址，F(xiàn)type表示正被請求的事務(wù)，長度字段等于編碼后事務(wù)的長度，SRIO事務(wù)數(shù)據(jù)的有效載荷長度從1到256字節(jié)不等，源事務(wù)ID指示發(fā)送器件的事務(wù)ID，SRIO器件在兩個端點器件間最多允許256個未完成的事務(wù)。對于存儲器映射事務(wù)，跟隨在源事務(wù)ID后面的是器件偏移地址字段，用于指示數(shù)據(jù)的存放地址，CRC為校驗碼。 響應(yīng)包與請求包類似，狀態(tài)字段指示是否成功完成了事務(wù)，目標事務(wù)ID字段的值與請求包中斷事務(wù)ID字段的值相等。 3.3 SRIO基本讀寫和門鈴操作 根據(jù)包的格式的不同，將事務(wù)劃分成很多類型，其中最重要的類型有三種：NREAD(基本讀操作)、NWRITE(基本寫操作)、DOORBELL(門鈴操作)。 通過這三種類型的組合就可以完成所有的存儲器讀寫操作。在介紹讀寫操作之前，先介紹一下與SRIO有關(guān)的DMA操作。 在C6455上，SRIO數(shù)據(jù)傳輸和DMA傳輸是結(jié)合的。此DMA與EDMA方式是獨立的，當進行SRIO傳輸時，DMA以自動方式啟動。對與發(fā)送方來說，DMA將數(shù)據(jù)從L2 SRAM搬移到SRIO端口，對于接收方來說，DMA將數(shù)據(jù)從SRIO端口搬移到L2 SRAM內(nèi)存。因此，在進行傳輸時，讀寫地址是直接顯示在包里的，而且此地址就是被讀寫的DSP的地址。換句話說，DSP可以對另一片DSP的L2 SRAM直接進行讀寫操作。圖4就是自動DMA的傳輸操作。 讀寫操作和門鈴操作主要由圖5中的7個寄存器進行控制，這些寄存器里的值會自動加入到包中。在SRIO總線上，每個SRIO設(shè)備都有一個相應(yīng)的設(shè)備地址，設(shè)備地址好比一個SRIO設(shè)備的ID，用于區(qū)別不同的SRIO設(shè)備。當SRIO總線上的一個SRIO設(shè)備進行讀寫訪問時，它發(fā)送的包就含有設(shè)備地址，只有自身設(shè)備地址與包的設(shè)備地址符合的SRIO設(shè)備才會對此次傳輸做出響應(yīng)。SRIO Address MSB和SRIO Address LSB共同構(gòu)成64-bit尋址，指示的是被訪問SRIO設(shè)備的地址。開發(fā)板上只用到32-bit尋址，因此，SRIO Address MSB為0，SRIO Address LSB指示的是被訪問的DSP的地址。DSP address指示的是本地DSP的地址。Byte_count這一項給出的是傳輸字節(jié)數(shù)，一次讀寫操作(可以是很多包)最多可以傳送4Kbytes的數(shù)據(jù)。DestID是目標設(shè)備的ID號，用來區(qū)分SRIO總線上的設(shè)備。Drbll Info用于門鈴事件，通過此位段的設(shè)置，從而向目標DSP產(chǎn)生中斷。Packet Type用來指示此次傳輸?shù)念愋停鏝READ、NWRITE和DOORBELL等。 |
