|
1 引言 圖像采集是數字圖像處理、圖像識別和機器視覺的基礎，其應用領域非常廣泛。主要采用CCD或CMOS等光電轉換器件把光學影像轉化為數字信號，然后利用相應的接口將數據輸入到處理器中進行圖像的數字分析和處理。MV-D1024E是基于CMOS的高幀頻系列相機，具有CAMERA-LINK接口。CAMERA-LINK是一種丁業應用的高速數據連接協議，可為CCD或CMOS等數字式相機與圖像采集系統間提供簡單、靈活的通信接口。 通常情況下，圖像采集系統以CCD或CMOS等數字式相機為基礎，還需要采集卡來完成數據采集，常見的采集卡有基于DSP實現的和基于FPGA實現的，MV-D1024E系列相機也有廠家提供的采集卡，它接收到CAMERA-LINK的數據，經采集卡簡單處理。數據通過PCI總線傳輸到PC機。但此類基于PCI總線的數據采集方法有一定缺陷，數據只能通過PCI接口連接到PC機，圖像處理的功能只能由PC機完成。就使系統不能脫離PC機運行，在很多圖像處理的應用場合，需要脫離PC機，并要求系統的體積小、重量輕、功耗低和便攜性好。隨著可編程邏輯器件的廣泛應用，現場可編程門陣列(FPGA)以其可靠性好、集成度高、功耗低和運算速度高等優勢，在高速實時圖像采集系統得到廣泛應用。這里采用FPGA控制MV-D1024E系列相機的數據接口，實現了脫離PC機的圖像采集卡功能。為方便系統和用戶輸入，設計了基于USB的PC機接口。通過USB接口，同樣可用于脫離PC機的系統。 2 圖像采集系統結構框圖 圖像采集系統由CAMERA-LINK接口、USB通信接口控制、相機控制及相機數據緩沖存儲控制等模塊組成，其系統框圖如圖1所示。 核心控制器選用Altera的Cyclone系列EPlC6Q240C8。通過PC機設定相機的曝光時間、幀頻及顯示窗口大小等參數，由USB將控制命令傳送給FPGA內的USB接口控制模塊，其內部集成的相機控制模塊根據所接收到的參數，將已固化在FPGA內部ROM中的相機對應的控制代碼傳送至CAMERA-LINK模塊處理，然后通過內部串行模塊將控制代碼發送給相機。相機得到控制命令后開始工作，通過封裝在其內部的CAMERA-LINK模塊將罔像數據、時鐘信號、幀頻信號、行頻信號、數據有效信號發到FPGA的CAMERA-LINK模塊，經過FPGA中的數據緩沖存儲模塊將高速數據流進行乒乓操作，然后將數據傳送給PC顯示及存儲處理。 3 圖像采集系統的設計 3．1 EP1C6Q240C8簡介 FPGA主器件是Ahera公司Cvclone系列的EPlC6Q240C8，具有5 980個邏輯單元和120 000個典型門資源和185個可編程I／O端口，最高工作時鐘可到300MHz以上，核心供電電壓1．5 V，I／O緩沖供電電壓3．3 v，通過JTAG接口實現系統配置。使用的配置器件EPC4串行ROM容量約為4 Mbit，可重復編程50次左右，JTAG接口符合IEEE Std．1149．1標準。 3．2 MV-D1024E相機及CAMERA-LINK接口簡介 MV-D1024E是高速高動態的CMOS相機系列，采用CMOS主動像元技術，具有12位的采樣分辨率和1 024×1 024的像素分辨率，在此分辨率下幀頻能達到150幀／s，曝光時間由10 μs～0．41 s，25 ns步進可調，采用CAMERA-LINK接口，用串行口配置相機。 CAMERA-LINK是美國國家半導體公司的驅動平板顯示器的Channel Link技術的一種擴展技術，其傳輸率非常高，可達1 Gb／s，提供高分辨率和各種幀頻的數字化數據，數據輸出采用了LVDS格式，速度快而且抗噪較好。根據應用要求，其支持基本(Base)、中檔(Medium)、全部(Full)等數字格式，該接口具有開放式的接口協議，兼容性好。它適用于CCD或CMOS等數字式相機與圖像采集系統間的通信接口。如圖2所示，當FVAL、LVAL和DVAL同時為高電平時，在相機時鐘PCLK上升沿時數據總路線上才有數據。 3．3 相機接口及控制模塊設計 MV-D1024E系列相機具有12 bit的數據輸出，附加相機的時鐘PCLK、幀頻信號FVAL、行頻信號LVAL和數據有效信號DVAL。圖3為用FPGA設計生成的相機接口模塊，該模塊完成相機數據及各時鐘信號的接入，并集成串行接口模塊，將用戶對相機的控制信號發送到相機。完成相機的參數設置功能。 3．4 USB接口設計 USB接口用于FPGA與PC機間的數據和指令的交換，USB(Universal Serial Bus)是通用串行總線，其具高速度、低成本、低功耗、即插即用和使用維護方便等優點，采用IEEE1394總線協議，最高帶寬可達到480 Mb／s。采用Cypress公司的EZ-USBFX2系列器件中的CY7C68013，這是一種基于8051單片機的USB接口主控制器，它集成了USB2．O收發器、串行接口引擎(SIE)和增強型8051微處理器，還包括1個8．5 KB片上RAM、1個4 KB FIFO存儲器及1個通用可編程接口(GPIF)。內部RAM運行的8051程序由固化好的外部儲存器設備EEPROM提供，與FPGA接口如圖4所示。 3．5 數據緩沖存儲控制 圖5為數據緩沖存儲控制的示意圖。MV-D1024E是一款高速高動態的CMOS相機系列，經其采集的輸出產生高速數據流，必須先經過緩沖存儲控制，最后才能通過USB模塊送入PC機顯示。先采用FIFO緩沖模塊，然后通過乒乓操作對數據進行處理控制，最后將數據通過USB模塊送入PC機顯示。 4 PC機軟件設計 PC機主要用于用戶輸入和采集數據的顯示，通過Visual C++6．O編譯環境開發，結構簡單，容易實現。其流程如圖6所示，用戶通過該界面設置相機的分辨率、曝光時間、開窗大小等參數。 5 結論 應用FPGA實現的圖像采集系統，完成了對高幀頻CMOS相機的數據接口和控制，用FPGA集成的USB接口，既可采用PC機作為簡單的用戶輸入要求，又可完全脫離PC機，建立脫離PC機的圖像采集及處理系統。 |
