|
本文檔討論怎樣通過嵌入在FPGA 中的光接口技術(shù)來克服銅線互連相關(guān)的傳輸距離、功耗、端口密度、成本以及復(fù)雜的電路板等難題。芯片至芯片、芯片至模塊、機(jī)架至機(jī)架以及系統(tǒng)至系統(tǒng)接口等各種傳輸距離數(shù)據(jù)速率已經(jīng)超過了10 Gbps，設(shè)計(jì)人員利用這一技術(shù)能夠克服這些難題，與傳統(tǒng)的分立電光技術(shù)相比，具有很大的優(yōu)勢。 引言 面對當(dāng)今的寬帶低延時器件以及智能電話、平板電腦、HDTV 和3DTV 等相關(guān)應(yīng)用，計(jì)算機(jī)和網(wǎng)絡(luò)系統(tǒng)供應(yīng)商致力于實(shí)現(xiàn)不會顯著增加網(wǎng)絡(luò)或者互聯(lián)網(wǎng)數(shù)據(jù)流擁塞和延時的系統(tǒng)。I/O 數(shù)據(jù)速率和密度之所以不斷提高，是因?yàn)榉⻊?wù)器、局域網(wǎng)(LAN) 路由器和交換機(jī)、存儲區(qū)域網(wǎng)(SAN) 交換機(jī)和RAID、廣域網(wǎng)(WAN) 光交換機(jī)以及傳送系統(tǒng)的廣泛應(yīng)用。例如，PCIe 接口每個通路的數(shù)據(jù)速率從Gen 1.0 的2.5 Gbps 增加到當(dāng)前Gen 3.0的8.0 Gbps，今后的Gen 4.0 將增加到16 Gbps。圖1 顯示了互聯(lián)網(wǎng)和IP 數(shù)據(jù)流的需求發(fā)展趨勢。 
wp-01161-optical-fpga_CN.pdf
(749.03 KB)
|
