|
高速先生成員--黃剛 又是一年的高考季，每當這個時候，Chris總會不自覺的發出感慨，高考那會真的是理論知識的巔峰，拿起筆來就能寫出各種電路的公式，三下兩除二就能推導出各種物理題目的結果。 不像現在，工作多年后大多數情況下只會用仿真的方式來得到，對于各種理論計算場景都敬而遠之了！趁著高考的刺激，Chris打算再掙扎下，給大家分享一篇有點理論型的文章哈！ 在設計上使用串阻的場景大家都見得多了，基本上很多1GHz以下的單端信號都有可能用到。從信號類型來看，像低速點的I2C信號、local bus信號到高一點的flash信號、以太網RGMII信號，甚至再高一點的DDR1到DDR2的數據信號，都能看到串阻的身影。 以RGMII為例，單根信號的速率大概是250Mbps，是非常典型的需要加串阻的應用場景。那各位硬件工程師或者設計工程師，你們印象中的串阻的阻值一般是多少呢，是不是就是22歐姆或者33歐姆呢？不知道大家有沒有想過為什么基本就是這兩個值，或者基本就是在22到33歐姆這個范圍呢？這里面到底隱藏著什么理論，Chris將給大家仔細說說！ 首先大家需要知道的是，像上面說到的這一類型的信號，主要的電平標準都八九不離十，就是下面的這些。 不同的電平標準從表現上看就是電平不同，還有就是上升時間不一樣。我們拿今天要研究的LVCMOS電平為例來說，我們找到一個具有該電平標準的ibis模型，看看LVCMOS電平的一些 電性能參數。 上面除了說明該電平的電壓標準，閾值范圍外，更重要的其實記載著該電平的輸入輸出的行為特性，也就是俗稱的V-T曲線。例如我們打開與本文強相關的rising waveform這一項，里面 可以看到它關于切換電平的特性。 看到這，我相信大家還是沒弄懂，看這玩意到底跟要解釋在設計上加多少歐姆的串阻有什么關系呢？ Chris不妨先問問大家，在設計上加串阻的作用是什么？這個大家估計都比較了解了，就是為了改善源端信號的反射，詳細的原理大家可以回顧下這篇文章（鏈接《探討源端串聯端接》）。 在里面提取到一個很重要的信息點，那就是我們在芯片發送端加的串阻的阻值其實是為了和芯片的內阻加起來等于50歐姆來成為最佳的端接方案。那么問題又來了，我們怎么知道芯片的內 阻是多少呢？這也是本文的核心問題，我們只有知道了芯片的內阻是多少，才能夠去選擇合適的串阻進行合理的端接，產生比較好的效果。 Chris今天就教大家如何從ibis模型中計算出芯片內阻！上面說了，ibis模型展示給大家是都是V-T曲線、I-T曲線，I-V曲線這些行為級的參數，我們只有從這些曲線去推導出該電平輸出buffer 的內阻。具體怎么做呢？我們還是看回剛剛的rising waveform曲線，這張圖里面有兩個關鍵的點，一個是紅的圈圈的芯片該buffer的測試驗證環境，另外就是綠色圈圈的測試出來的值（我們看typical的值）。 這張圖描述的意思是這樣的：測試環境是把該輸出buffer接50歐姆電阻到地進行輸出測試，然后去觀測50歐姆電阻位置的值是2.18V左右，用仿真軟件去搭建就是這個樣子了。 VIN的值測試出來就是2.18V，那么該buffer的內阻要怎么計算呢？其實原理就是把內阻R和50歐姆電阻進行分壓，得到VIN是2.18V的過程。那么Chris大概在紙上算了下，得到的內阻就是這樣的了。 嗯，其實也不是很難是吧，這個時候就推導出了該buffer的內阻大概是26歐姆的樣子。其實你們多找幾個不同電平的buffer去算算就會發現，內阻的范圍大概也在17到30歐姆左右。因此大家 也就知道了為什么我們無腦用22歐姆到33歐姆也基本能達到比較好的端接效果了。 那在我們這個case中，使用這個電平buffer時，算出來的內阻是26歐姆左右，那我們就用一個22歐姆的串阻進行端接，加起來差不多就是50歐姆了，然后在200M的速率下看看加串阻和不加串阻的仿真結果對比！ 經過我們理論算出來的內阻，然后再去精確的配上合適的串阻后，大家從結果是就能看到接收端的波形是非常的理想，裕量大到沒邊，同時也能看到不加串阻時的過沖導致信號質量的惡化哈！ 方法都是人想出來滴，通過這個方法來精確的進行串阻的端接，就能使信號的裕量更大，不然就只能還是繼續拍腦袋來放串阻值了。希望大家都多拿起筆來寫寫公式，更重要的是要像你們當年 高考那會，繼續保持著一顆鉆研的心，事實證明在工作中也還是灰常的有用哦！ 問題來了： 回過頭問問大家，那你們是怎么來定選擇多少歐姆的串阻呢，或者你們還知道其他的端接方式嗎？ |
