CoreKernel的個人空間 http://www.qingdxww.cn/space-uid-166164.html [收藏] [復制] [RSS]

博客

DSP+FPGA評估板 TI TMS320C6657 1.25GHz-DSP原理圖

已有 731 次閱讀2022-11-18 21:29 |個人分類:DSP+ARM+FPGA| TMS320C6657, C6000, XILINX, XC7Z035, C66X

TI公司的TMS320C6655/57是不定點/浮點數字信號處理器（DSP），基于KeyStone多核架構，內核速度高達1.25GHz，集成了各種包括C66x內核，存儲器子系統，外設和加速器在內的各種可編程子系統，非常適用于高性能可編程應用，如任務關鍵型，測試與自動化，醫療影像以及基礎設施設備等領域。本文介紹了TMS320C6655/57主要特性，框圖以及C6657+XC7Z035評估板XQ6657Z35-EVM主要特性，方框圖，DSP部分電路圖。

TI TMS320C6655/57 DSP 是一款性能最高的定點/浮點 DSP，基于 TI 的 KeyStone 多核架構。該器件采用全新的創新 C66x DSP 內核，能夠以高達 1.25 GHz 的核心速度運行。對于任務關鍵型、醫學成像、測試和自動化以及其他需要高性能的應用等廣泛應用的開發人員，TI 的 TMS320C6655/57 DSP 提供高達 2.5 GHz 的累積 DSP，并支持高能效且易于使用的平臺。此外，它與所有現有的C6000系列定點和浮點DSP完全向后兼容.

TI的KeyStone架構提供了一個可編程平臺，集成了各種子系統（C66x內核，存儲器子系統，外設和加速器），并使用多種創新組件和技術來最大化設備內和設備間通信，從而使各種DSP資源能夠高效無縫地運行。此架構的核心是關鍵組件，例如多核導航器，它允許在各種設備組件之間進行有效的數據管理。TeraNet 是一種無阻塞交換機結構，可實現快速且無爭用的內部數據移動。多核共享內存控制器允許直接訪問共享內存和外部內存，而無需從交換機結構容量中汲取資金。

對于定點使用，C66x 內核具有 4× C64x+ 內核的乘法累加（MAC）能力。此外，C66x 內核集成了浮點功能，每個內核的原始計算性能是業界領先的 40 GMACS/內核和 20 GFLOPS/內核（@1.25 GHz 工作頻率）。它每個周期可以執行 8 個單精度浮點 MAC 操作，可以執行雙精度和混合精度操作，并且符合 IEEE754 標準。C66x 內核包含 90 條新指令（與 C64x+ 內核相比），旨在實現浮點和面向矢量數學的處理。這些增強功能對信號處理、數學和圖像采集功能中使用的常用DSP內核的性能有了相當大的改進。C66x 內核向后兼容 TI 上一代 C6000 定點和浮點 DSP 內核的代碼，確保軟件可移植性并縮短遷移到更快硬件的應用的軟件開發周期。

TI C6655/57 DSP 集成了大量片上存儲器。除了 32KB 的 L1 程序和數據緩存外，每個內核還有 1024KB 的專用內存，可以配置為映射的 RAM 或緩存。該器件還集成了 1024KB 的多核共享內存，可用作共享 L2 SRAM 和/或共享 L3 SRAM。所有 L2 存儲器都集成了錯誤檢測和糾錯功能。為了快速訪問外部存儲器，該器件包括一個運行頻率為 1333 MHz 的 32 位 DDR-3 外部存儲器接口（EMIF），并支持 ECC DRAM。

該系列支持許多高速標準接口，包括 RapidIO ver 2、PCI Express Gen2 和千兆以太網。它還包括 I2C、UART、多通道緩沖串行端口（McBSP）、通用并行端口和 16 位異步 EMIF，以及使用通用 CMOS IO。對于設備之間或與FPGA的高吞吐量、低延遲通信，包括一個稱為HyperLink的40 Gbaud全雙工接口。