|
有助于縮短開發時間，降低開發成本 東芝公司已經推出新款結構化陣列，能夠以較短的交付周期開發并交付樣品，只需定制少許金屬掩膜設計層即可。 新陣列采用BaySand Inc.的授權技術，只需定制少許金屬掩膜層即可打造出功能豐富的高性能、低功率片上系統(SoC)。憑借來自FPGA且經驗證的RTL設計數據以及將樣品交付周期縮短為傳統特定用途集成電路(ASIC)的五分之一（最短只需五周），即可實現與FPGA兼容。還能以與FPGA相同的引腳布局交付樣品。另外，減少金屬掩膜層數還有利于大幅降低NRE成本。 新產品采用65nm工藝技術打造，另有40nm產品系列尚在開發中。同樣處于開發當中的還有針對各工藝打造的高速收發器產品。 主要特性 1. 能夠通過定制少許金屬掩膜層打造出功能豐富的高性能、低功率SoC。 2. 憑借來自FPGA且經過驗證的RTL設計數據，就能以較短的交付周期（最短五周）交付樣品。 3. 由于與FPGA引腳布局兼容，因此就可使用現有電路板。 主要規格 工藝節點 65nm 邏輯門 最大3000萬門 SRAM 最大20Mbit I/O引腳 最大1200 I/O （LVDS，DDR可用） RTL交遞 可用 量產 2013年4月 |
