|
信號完整性（Signal Integrity, SI）是指信號在信號線上的質(zhì)量，即信號在電路中以正確的時序和電壓作出響應(yīng)的能力。如果電路中信號能夠以要求的時序、持續(xù)時間和電壓幅度到達(dá)接收器，則可確定該電路具有較好的信號完整性。反之，當(dāng)信號不能正常響應(yīng)時，就出現(xiàn)了信號完整性問題。 高速PCB的信號完整性問題主要包括信號反射、串?dāng)_、信號延遲和時序錯誤。 · 反射：信號在傳輸線上傳輸時，當(dāng)高速PCB上傳輸線的特征阻抗與信號的源端阻抗 或負(fù)載阻抗不匹配時，信號會發(fā)生反射，使信號波形出現(xiàn)過沖、下沖和由此導(dǎo)致的振鈴現(xiàn)象。過沖（Overshoot）是指信號跳變的第一個峰值（或谷值），它是在電源電平之上或參考地電平之下的額外電壓效應(yīng)；下沖（Undershoot）是指信號跳變的下一 個谷值（或峰值）。過大的過沖電壓經(jīng)常長期性地沖擊會造成器件的損壞，下沖會降 低噪聲容限，振鈴增加了信號穩(wěn)定所需要的時間，從而影響到系統(tǒng)時序。 · 串?dāng)_：在PCB中，串?dāng)_是指當(dāng)信號在傳輸線上傳播時，因電磁能量通過互容和互感耦合對相鄰的傳輸線產(chǎn)生的不期望的噪聲干擾，它是由不同結(jié)構(gòu)引起的電磁場在同一區(qū)域里的相互作用而產(chǎn)生的。互容引發(fā)耦合電流，稱為容性串?dāng)_；而互感引發(fā)耦合電壓，稱為感性串?dāng)_。在PCB上，串?dāng)_與走線長度、信號線間距，以及參考地平面的狀況等有關(guān)。 · 信號延遲和時序錯誤：信號在PCB的導(dǎo)線上以有限的速度傳輸，信號從驅(qū)動端發(fā)出到達(dá)接收端，其間存在一個傳輸延遲。過多的信號延遲或者信號延遲不匹配可能導(dǎo)致時序錯誤和邏輯器件功能混亂。 基于信號完整性分析的高速數(shù)字系統(tǒng)設(shè)計分析不僅能夠有效地提高產(chǎn)品的性能，而且可以縮短產(chǎn)品開發(fā)周期，降低開發(fā)成本。在數(shù)字系統(tǒng)向高速、高密度方向發(fā)展的情況下，掌握這一設(shè)計利器己十分迫切和必要。在信號完整性分析的模型及計算分析算法的不斷完善和提高上，利用信號完整性進(jìn)行計算機(jī)設(shè)計與分析的數(shù)字系統(tǒng)設(shè)計方法將會得到很廣泛、很全面的應(yīng)用。 總之，信號完整性問題是目前高速數(shù)字系統(tǒng)設(shè)計領(lǐng)域面臨的研究課題。在設(shè)計方法、設(shè)計工具，乃至設(shè)計隊(duì)伍的構(gòu)成和協(xié)作上，以及設(shè)計人員的思路，都需要不斷地改進(jìn)，確保系統(tǒng)正常工作是所有工程技術(shù)人員所要達(dá)到的最終目的。 |
