|
大多數(shù)嵌入式產(chǎn)品的顯示終端都選擇LCD，但在某些需要大屏幕顯示的應(yīng)用中，工業(yè)級(jí)LCD的價(jià)格比較昂貴，且現(xiàn)有的大屏幕顯示器(包括CRT顯示器和LCD顯示器)一般都采用統(tǒng)一的15針VGA顯示接口。三星公司ARM9芯片S3C2410以其強(qiáng)大的功能和高性價(jià)比在目前嵌入式產(chǎn)品中得到廣泛的應(yīng)用。筆者在開(kāi)發(fā)基于ARM嵌入式平臺(tái)的血液流變測(cè)試儀的過(guò)程中，成功地利用高性能視頻D／A轉(zhuǎn)換芯片ADV7120，將S3C2410自帶的LCD掃描式接口轉(zhuǎn)換為VGA接口，使之能夠驅(qū)動(dòng)VGA接口的顯示器。 1 VGA接口介紹 近年來(lái)，業(yè)界制定出了眾多數(shù)字化的顯示接口協(xié)議，較為典型的是DVI(Digital Visual Interface)。由于數(shù)字接口的標(biāo)準(zhǔn)還未統(tǒng)一，廠商支持各自的標(biāo)準(zhǔn)，導(dǎo)致數(shù)字接口的標(biāo)準(zhǔn)遲遲未定。VGA接口是一個(gè)模擬信號(hào)接口。作為在顯示領(lǐng)域多年的接口標(biāo)準(zhǔn)，直到今天它仍是所有顯示終端最為成熟的標(biāo)準(zhǔn)接口，現(xiàn)在某些高端的電視也支持VGA接口。 15針VGA接口信號(hào)定義如表1所列。除了2個(gè)NC信號(hào)、3根顯示數(shù)據(jù)總線和5個(gè)GND信號(hào)，比較重要的信號(hào)是3個(gè)RGB彩色分量信號(hào)和2個(gè)掃描同步信號(hào)HSYNC和VSYNC。VGA接口中彩色分量采用RS343電平標(biāo)準(zhǔn)。RS343電平標(biāo)準(zhǔn)的峰峰值電壓為1 V。該標(biāo)準(zhǔn)定義的4個(gè)電平范圍是： 白電平--+0.714 V； 黑電平--+0.054 V； 消隱電平--0 V； 同步電平---0.286 V。 2 S3C2410 LCD控制器簡(jiǎn)介 三星公司的ARM9芯片S3C2410功能強(qiáng)大，性價(jià)比高，在目前的嵌入式產(chǎn)品中得到了廣泛的應(yīng)用。S3C2410帶有LCD控制器，可以很方便地控制驅(qū)動(dòng)掃描式接口的LCD顯示。 2.1 引腳功能信息 LCD控制器提供了掃描式數(shù)據(jù)傳輸引腳和時(shí)序控制引腳，具體描述如下： VFRAME／VSYNC--LCD控制器和LCD驅(qū)動(dòng)器之間的幀同步信號(hào)。該信號(hào)告訴LCD屏新一幀開(kāi)始了。LCD控制器在一幀顯示完成后立即插入一個(gè)VFRAME信號(hào)，開(kāi)始新一幀的顯示。 VLINE／HSYNC--LCD控制器和LCD驅(qū)動(dòng)器之間的行同步脈沖信號(hào)。該信號(hào)用于LCD驅(qū)動(dòng)器將水平線(行)移位寄存器的內(nèi)容傳送給LCD屏顯示。LCD控制器在整行數(shù)據(jù)移人LCD驅(qū)動(dòng)器后，插入一個(gè)VLINE信號(hào)。 VCLK--LCD控制器和LCD驅(qū)動(dòng)器之間的像素時(shí)鐘信號(hào)。LCD控制在VCLK的上升沿處送出數(shù)據(jù)，LCD驅(qū)動(dòng)器在VCLK的下降沿處采樣。 VM／VDEN--LCD驅(qū)動(dòng)器的AC信號(hào)。VM信號(hào)被LCD驅(qū)動(dòng)器用于改變行和列的電壓極性，從而控制像素點(diǎn)的顯示。VM信號(hào)可以與每幀同步，也可以與可變數(shù)據(jù)的VLINE信號(hào)同步。 VD[23：0]--LCD像素?cái)?shù)據(jù)輸出端口。 2.2 寄存器 S3C2410的LCD控制寄存器主要有：LCDCON1寄存器、LCDCON2寄存器、LCDCON3寄存器、LCDCON4寄存器、LCDCON5寄存器。這些寄存器的設(shè)置與顯示屏信息、控制時(shí)序和數(shù)據(jù)傳輸格式等密切相關(guān)，在設(shè)計(jì)中需要根據(jù)顯示設(shè)備的具體信息正確設(shè)置這些寄存器才能使S3C2410正常控制驅(qū)動(dòng)不同的顯示屏。 2.3 內(nèi)部結(jié)構(gòu) S3C2410的LCD控制器用來(lái)傳輸圖像數(shù)據(jù)并產(chǎn)生相應(yīng)的控制信號(hào)，由REGBANK(控制寄存器組)、LCDCD-MA(專用DMA)、VIDPCS(視頻信號(hào)處理單元)、LPC3600和TIMEGEN(時(shí)序信號(hào)產(chǎn)生單元)組成，如圖1所示。其中REGBANK包含17個(gè)可編程寄存器和幾個(gè)256×16的調(diào)色板存儲(chǔ)器，用來(lái)配置LCD控制器并設(shè)置相應(yīng)的參數(shù)；而LCDCDMA提供了視頻信號(hào)的快速傳輸通道，自動(dòng)通過(guò)系統(tǒng)總線從系統(tǒng)幀緩存中取出視頻數(shù)據(jù)并傳輸?shù)揭曨l信號(hào)處理單元；VIDPCS將專用DMA中取出的信號(hào)整形并提高驅(qū)動(dòng)能力等處理后，輸出到外部數(shù)據(jù)端口VD[23：0]；TIMEGEN和LPC3600負(fù)責(zé)產(chǎn)生LCD所需要的控制時(shí)序。 3 VGA接口設(shè)計(jì) 利用高性能視頻D／A轉(zhuǎn)換芯片ADV7120將S3C24l0自帶的LCD掃描式接口轉(zhuǎn)換為VGA接口，然后用帶有VGA接口的顯示器顯示。 3.1 ADV7120簡(jiǎn)介 ADV7120是美國(guó)ADI公司生產(chǎn)的高速視頻數(shù)模轉(zhuǎn)換芯片，其像素掃描時(shí)鐘頻率有30 MHz、50 MHz、80 MHz三個(gè)等級(jí)。ADV7120在單芯片上集成了3個(gè)獨(dú)立的8位高速D／A轉(zhuǎn)換器，可以分別處理紅、綠、藍(lán)視頻數(shù)據(jù)，特別適用于高分辨率模擬接口的顯示終端和要求高速D／A轉(zhuǎn)換的應(yīng)用系統(tǒng)。 ADV7120的輸入及控制信號(hào)非常簡(jiǎn)單：3組8位的數(shù)字視頻數(shù)據(jù)輸入端，分別對(duì)應(yīng)RGB視頻數(shù)據(jù)，數(shù)據(jù)輸入端采用標(biāo)準(zhǔn)TTL電平接口；4條視頻控制信號(hào)線包括復(fù)合同步信號(hào)SYNC、消隱信號(hào)BLANK、白電平參考信號(hào)REF WHITE和像素時(shí)鐘信號(hào)CLOCK；外接一個(gè)1.23 V數(shù)模轉(zhuǎn)換參考電壓源和1個(gè)輸出滿度調(diào)節(jié)。只有4條輸出信號(hào)線：模擬RGB信號(hào)采用高阻電流源輸出方式，可以直接驅(qū)動(dòng)75Ω同軸傳輸線；同步參考電流輸出信號(hào)Isync用來(lái)在綠視頻模擬信號(hào)中編碼視頻同步信息。 3.2 原理圖設(shè)計(jì) VGA接口的同步信號(hào)和LCD掃描式接口的同步信號(hào)是一致的。利用ADV7120可以方便地將S3C24l0的LCD掃描式接口轉(zhuǎn)換成VGA接口，電路原理如圖2所示。 S3C2410處理器接口中的同步掃描信號(hào)HSYNC和VSYNC直接接到VGA接口，VDEN信號(hào)(顯示數(shù)據(jù)有效信號(hào))則被用于控制ADV7120芯片。由于ADV7120對(duì)參考電平的要求精度很高，不能以電阻分壓電路代替。在此采用了1.2 V電壓基準(zhǔn)芯片AD589來(lái)產(chǎn)生參考電壓。該電路設(shè)計(jì)中需要注意的是，在PCB布板時(shí)要將模擬地和數(shù)字地分開(kāi)。 4 S3C2410相關(guān)寄存器設(shè)置 以分辨率為640×480、刷新頻率為60 Hz、16位彩色顯示模式為例，根據(jù)圖3所示VGA接口同步信號(hào)時(shí)序，介紹S3C2410中LCDCON1～LCDCON5寄存器的設(shè)置。 4.1 LCDCONl寄存器 LINECNT：行計(jì)數(shù)器的狀態(tài)位。只讀，不用設(shè)置。 CLKVAL：確定VCLK頻率的參數(shù)。公式為VCLK=HCLK／[(CLKVAL+1)×2]，單位為Hz。筆者所用的硬件系統(tǒng)HCLK=100 MHz，640×480的顯示屏需要VCLK=20 MHz，故需設(shè)置CLKVAL=1。 MMODE：確定VM的改變速度。在此選擇MMODE=O，為每幀變化模式。 PNRMODE：確定掃描方式。選擇PNRMODE=0x3，為TFT LCD面板掃描模式。 BPPMODE：確定BPP(每像素位數(shù))模式。在此選擇BPPMODE=0xC，為TFT 16位模式。 ENVID：數(shù)據(jù)輸出和邏輯信號(hào)使能控制位。選擇ENVID=1，為允許數(shù)據(jù)輸出和邏輯控制。 4.2 LCDCON2寄存器 VBPD：確定幀同步信號(hào)和幀數(shù)據(jù)傳輸前的一段延遲時(shí)間，是幀數(shù)據(jù)傳輸前延遲時(shí)間和行同步時(shí)鐘間隔寬度的比值，如圖3，VBPD=t3／t6=1.02 mS／31.77μs=32。 LINEVAL：確定顯示的垂直方向尺寸。公式：LINEVAL=YSIZE-1=479。 VFPD：確定幀數(shù)據(jù)傳輸完成后到下一幀同步信號(hào)到來(lái)的一段延遲時(shí)間，是幀數(shù)據(jù)傳輸后延遲時(shí)間和行同步時(shí)鐘間隔寬度的比值，如圖3，VFPD=t5／t6=0.35 ms／31.77μs=11。 VSPW：確定幀同步時(shí)鐘脈沖寬度，是幀同步信號(hào)時(shí)鐘寬度和行同步時(shí)鐘間隔寬度的比值。如圖3，VSPW=t2／t6=0.06 ms／31.77μs=2。 4.3 LCDCON3寄存器 HBPD：確定行同步信號(hào)和行數(shù)據(jù)傳輸前的一段延遲時(shí)間，描述行數(shù)據(jù)傳輸前延遲時(shí)間內(nèi)VCLK脈沖個(gè)數(shù)，如圖3，VBPD=t7×VCLK=1.89 μs×25MHz=47。 HOZAL：確定顯示的水平方向尺寸。公式HOZAL=XSIZE-1=639。 HFPD：確定行數(shù)據(jù)傳輸完成后到下一行同步信號(hào)到來(lái)的一段延遲時(shí)間，描述行數(shù)據(jù)傳輸后延遲時(shí)間內(nèi)VCLK脈沖個(gè)數(shù)，如圖3，HFPD=t9×VCLK=0.94 μs×25 MHz=24。 4.4 LCDCON4寄存器 HSPW：確定行同步時(shí)鐘脈沖寬度。描述行同步脈沖寬度時(shí)間內(nèi)VCLK脈沖個(gè)數(shù)，如圖3，HSPW=3.77μs×25 MHz=94。 4.5 LCDCON5寄存器 VSTATUS：垂直方向狀態(tài)。只讀，不用設(shè)置。 HSTATUS：水平方向狀態(tài)。只讀，不用設(shè)置。 BPP24BL：確定顯示數(shù)據(jù)存儲(chǔ)格式。此處設(shè)置BPP24BL=0x0，為小端模式存放。 FRM565：確定16位數(shù)據(jù)輸出格式。此處設(shè)置FRM565=0x1，為5：6：5格式輸出。 INVVCLK：確定VCLK脈沖有效邊沿極性。根據(jù)屏幕信息確定，此處選擇INVVCLK=0xl，VCLK上升沿到來(lái)時(shí)數(shù)據(jù)傳輸開(kāi)始。 INVVLlNE：確定HSYNC脈沖的極性。由圖3可知，為負(fù)極性，設(shè)置INVVLINE=0x1選擇負(fù)極性脈沖。 INVVFRAME：確定VSYNC脈沖的極性。由圖3可以看出，為負(fù)極性，故設(shè)置INVVFRAME=0x1選擇負(fù)極性脈沖。 INVVD：確定數(shù)據(jù)輸出的脈沖極性。根據(jù)屏幕信息確定，此處設(shè)置INVVD=0x0選擇正極性脈沖。 INVVDEN：確定VDEN信號(hào)極性。根據(jù)屏幕信息確定，此處設(shè)置INVVDEN=0x0為正極性脈沖。 INVPWREN：確定PWREN信號(hào)極性。根據(jù)屏幕信息確定，此處設(shè)置NVPWREN=0x0為正極性脈沖。 INVLEND：確定LEND信號(hào)極性。根據(jù)屏幕信息確定，此處設(shè)置INVLEND=0x0為正極性脈沖。 PWREN：PWREN信號(hào)輸出允許。設(shè)置PWREN=0xl，允許PWREN輸出。 ENLEND：LEND輸出信號(hào)允許。設(shè)置ENLEND=0x1，允許LEND輸出。 BSWP：字節(jié)交換控制位。根據(jù)各自需要設(shè)置，此處設(shè)置BSWP=0x0，禁止字節(jié)交換。 HWSWP：半字交換控制位。根據(jù)各自需要設(shè)置，此處設(shè)置HWSWP=0xl，使能半字節(jié)交換。 5 討論與總結(jié) S3C2410處理器能夠驅(qū)動(dòng)24位顏色模式的VGA接口，但當(dāng)處理器數(shù)據(jù)總線負(fù)載過(guò)大時(shí)，顯示效果就不太理想。具體分析所需數(shù)據(jù)帶寬如下： S3C2410處理器工作在640×480×60 Hz×24位(分辨率為640×480、刷新頻率為60 Hz、24位色彩)模式下的數(shù)據(jù)帶寬為：640×480×60×4／(1 024×1 024)=70.3MB／s(24位顏色實(shí)際占用32位數(shù)據(jù)量)，這些數(shù)據(jù)都需要利用DMA方式通過(guò)系統(tǒng)的數(shù)據(jù)總線從SDRAM中獲得。而S3C2410處理器在100 MHz的總線頻率下，32位內(nèi)存的峰值帶寬是100×32／8=400MB／s，實(shí)際帶寬也就100～200 MB／s。那么70.3 MB／s的顯示數(shù)據(jù)對(duì)于S3C2410處理器過(guò)于沉重了，顯示器的屏幕經(jīng)常會(huì)出現(xiàn)短暫的黑屏。這是因?yàn)橄到y(tǒng)總線太忙，LCD掃描式接口的數(shù)據(jù)跟不上，掃描時(shí)鐘的頻率暫時(shí)變慢導(dǎo)致CRT顯示器的同步信號(hào)不符合規(guī)范所致。若用16位顏色模式，則數(shù)據(jù)帶寬減為640×480×60×2／(1 024×1 024)=35.2MB／s。實(shí)際測(cè)試中，工作在16位顏色模式下，可以正常顯示60 Hz下的640×480的VGA圖形。 綜上分析，如果要支持高分辨率和高刷新率的顯示，需要比較大的數(shù)據(jù)帶寬，對(duì)處理器的頻率和總線頻率要求較高。目前的嵌入式處理器在這些方面有很大的限制，不過(guò)本設(shè)計(jì)可以完全支持16位色彩下640×480×60 Hz顯示模式的CRT顯示，并且如果采用LCD作為顯示界面，LCD對(duì)刷新率的要求和CRT顯示器不同，LCD可以在刷新率為30 Hz的情況下正常顯示。本設(shè)計(jì)對(duì)解決基于ARM的嵌入式系統(tǒng)中大屏幕顯示方面的問(wèn)題有很大的實(shí)用價(jià)值和借鑒意義。 |
