|
采用高輸入頻率(IF)的高速模擬-數字變換器(ADC)的系統，其設計一直被證明是一項具有挑戰性的任務。而變壓器的采用則使得這一任務變得更為困難，因為變壓器存在固有的非線性，這些非線性特性會造成性能難以達到標準。本文就高速分級比較(sub-ranging)ADC采用變壓器耦合前端設計時應該注意的問題進行了分類說明。 設計參數 在設計前端時有若干重要的參數需要予以考慮。 輸入阻抗是設計的特性阻抗。在大多數情況下它的量值為50Ω，但是某些設計也會要求采用其他阻抗值。變壓器本質上是跨阻抗器件，因為在有必要時，它們也可以實現特性阻抗不同的電路間的耦合，從而讓總的系統負載得到充分的平衡。 帶寬是指系統所使用的頻率的范圍。這寬度可窄可寬，分布在基帶上(第一Nyquist 頻率)，或者覆蓋多個Nyquist 區。 輸入驅動電平是帶寬參數的函數，設定了特定應用所需要的系統增益。驅動電平在很大程度上取決于所采用的前端元件，如濾波器和變壓器，這方面的要求有可能成為最難達到的參數之一。 電壓駐波比 (VSWR)則量度所關心的帶寬上被反射到負載中的功率大小。該參數設定了用于實現ADC的滿度輸入時所需要的輸入驅動電平。 通帶平坦度是在規定的帶寬內性能發生波動的大小。這可能是由于紋波的影響或者一個簡單的低通濾波器的很緩慢的滾降特性所造成的。通帶平坦度往往小于或者等于1dB,對于總系統的設定來說很關鍵。 信噪比 (SNR)是變換器所看到的信號與其自身噪聲間的相對關系。在前端中，SNR可能會由于帶寬、信號品質(抖動)和增益方面的原因而變差。請記住，當信號被放大時，噪聲分量也會同時被放大。 無寄生動態范圍(Spurious Free Dynamic Range,SFDR)是滿量度rms值與峰值寄生頻譜分量的rms值之比。這主要是由于前端的兩個特性所造成的，第一種特性是變壓器的線性度，或者平衡品質，后者與二次諧波失真有關;第二種特性是增益和輸入間的匹配關系。隨著所需要的增益量的提升，匹配變得越來越困難，而非線性的變壓器的寄生分量(通常可被視為一種3次諧波)卻會上升。 變壓器參數 變壓器可以被簡單地視為一種帶通濾波器。 插入損耗 ,表示變壓器在特定的頻率上的損耗量，是一個變壓器的數據表中最為常見的量度指標參數，但它不應該成為設計中唯一考慮的指標。 回波損耗是指變壓器的次級端接時其原級一側所看到的變壓器。例如，理想的1:2阻抗變換器在次級端接有100Ω阻抗時，在原級所反映出來的阻抗為 50Ω。不過，這并不總是成立，因為原邊所反映出的阻抗將隨著頻率的變化而變化。隨著阻抗比的增加，回波損耗也會發生相應的變化。 幅相不平衡性是考察變壓器的一個關鍵的性能特性。設計需要采用100MHz以上的IF頻率時，這兩個規范可以讓設計者了解可能遇上多大的非線性。隨著頻率的增加，變壓器的非線性也在增加。相位的非平衡往往是主要的不平衡性，相應會帶來偶數階次的失真，或者二次諧波的增加。 ADC 參數 ADC可以分為兩種類型：帶有緩沖的和不帶緩沖的。無緩沖ADC的功耗往往要遠大于緩沖ADC,但是緩沖ADC更容易驅動。 開關電容ADC是一種無緩沖的ADC的一個具體例子。前端設計則直接與ADC內部的采樣-保持電路(SAH)網絡相連接。這就帶來了兩個問題：一是 ADC的輸入阻抗會隨著時間和模式不同而發生變化;第二種則是電荷注入，它會反映到ADC的模擬輸入上，這會帶來濾波器穩態建立(filter settling)方面的問題。 帶有緩沖的ADC的理解和使用最為方便。通過采用能夠抑制電荷注入帶來的尖峰的隔離緩沖器，可以顯著降低開關的瞬態。與開關電容ADC中的情形不同，輸入的端接特性在整個規定的ADC帶寬上不會隨著模擬輸入頻率的不同而發生變化，恰當的驅動電路的選擇將變得更為方便。帶緩沖的輸入級的不利之處，就在于會使得ADC消耗更多的功率。 設計示例 下面給出了基帶和IF應用的設計實例，分別如圖1和2所示。 在基帶應用中，ADC的輸入阻抗一般都很高，因此輸入的匹配的重要性較低，而且也更容易實現。往往一、兩個小量值的、用于衰減電荷注入效應的串聯電阻外加簡單的差分輸入電容就夠用了。這樣一來，就只需要一個簡單的濾波器，來衰減寬帶噪聲，以獲得最優的性能。 圖1 無緩沖的(開關電容式)ADC示例 高頻應用則需要設計者作出更多一些的思考。要優化輸入的匹配，就需要通過前端跟蹤模式阻抗的匹配來讓輸入的阻抗盡可能呈阻性。使用串連或者并聯的電感或者鐵氧體磁珠(在圖中示出的是前者)，可以消除“電容”項。 總之，對輸入進行匹配可以給出良好的帶寬、增益平坦度(功率驅動的變化更小)和更為出色的性能(SFDR)。 圖2 帶緩沖的ADC示例 帶緩沖的ADC的基帶應用同樣使用一個簡單的網絡，類似于開關電容ADC的配置。請注意，應對副邊進行端接來將其與原邊的輸入相匹配。 在圖2中，針對高IF應用使用了雙balun(平衡/非平衡轉換)。這就使得輸入在高達300MHz的范圍內能得到很好的保持平衡，讓二階失真始終最小化。 小結 設計中必須考慮多種參數，以實現最佳的性能。變壓器千差萬別。設計者若能理解特定的變壓器性能參數，并向制造商咨詢沒有給出的參數，就能夠更好預測出其設計的特性。高IF設計對于變壓器的相位非平衡性很敏感;因此這些設計可能需要兩個變壓器或者balun。 了解所采用的ADC是屬于緩沖型還是非緩沖型也很重要。不帶緩沖的ADC的輸入阻抗是隨時間而變化的，在高IF情況下，相應的設計也更為困難。為了優化設計，輸入應該實現跟蹤匹配。使用磁珠或者低Q的電感來消除開關電容ADC的輸入電容分量。這可以最大限度地提高輸入帶寬，實現更為優化的輸入匹配，并維持SFDR性能。緩沖的ADC的設計工作較為方便，即使在高IF下也是如此，但是它們的功耗更大。無論使用何種ADC類型，基帶應用的設計工作最簡單。 |
