|
薄膜器件適合芯片粘結(jié)或引線鍵合，線路寬度和間隔小于0.003英寸，公差低至±0.001英寸 Vishay定制薄膜基板新增加一種側(cè)邊圖形化---SDWP基板，使Vishay能夠用小的線路寬度和間隔尺寸，在基板的最多4個(gè)表面上制造出導(dǎo)電圖形，可在國(guó)防、航天、醫(yī)療和電信設(shè)備里提高設(shè)計(jì)靈活性和密度，以實(shí)現(xiàn)小型化。 
不像采用鍍層或填孔的傳統(tǒng)方法，Vishay Dale Resistors Electro-Films產(chǎn)品線使用能在側(cè)邊和上表面進(jìn)行芯片粘結(jié)或引線鍵合的SDWP基板。與引線鍵合相比，側(cè)邊圖形連接的電感更低，因此在高頻下工作得更好，使得這些器件非常適合機(jī)電或光電應(yīng)用里的定制電路，射頻應(yīng)用中的高頻電路，以及高比特率收發(fā)器(TOSA/ROSA)。 使用這種基板，設(shè)計(jì)者可以在芯片的上表面和下表面之間實(shí)現(xiàn)連續(xù)的導(dǎo)電圖形，把引線鍵合連到芯片側(cè)邊的印制線上，或用pin腳與芯片的側(cè)邊實(shí)現(xiàn)接觸。SDWP還能讓設(shè)計(jì)者把芯片安裝在基板上，在直立組裝中定位基板的位置，且引線鍵合放到變成基板“上表面”的地方，這樣就能與產(chǎn)品里的光纖、棱鏡和透鏡等光學(xué)元件實(shí)現(xiàn)更好的集成。 SDWP基板的鍍層厚度小于0.025英寸，最小線寬和間隔小于0.003英寸，線寬和間隔公差低至±0.001英寸。與厚膜方案相比，薄膜器件的導(dǎo)線寬度和間隔尺寸小2到3倍，并且尺寸公差更嚴(yán)。基板使用了多種金屬材料，包括TiW/Au/Au鍍層、TiW/Au/Ni鍍層/Au鍍層，以及Cr/Cu/Cu鍍層/Ni鍍層/Au鍍層。 SDWP基板現(xiàn)可提供樣品，并已實(shí)現(xiàn)量產(chǎn)，供貨周期為四周。 |
