|
隨著科技的發(fā)展，技術(shù)提高產(chǎn)品性能要求越來越高，近幾年可編程的門陣列（FPGA）技術(shù)發(fā)展迅速，其高度的靈活性，使其在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等領(lǐng)域得到越來越廣泛的應(yīng)用。在數(shù)字IC設(shè)計領(lǐng)域，前端驗證工作一般都是用FPGA完成的，因此FPGA工程師也是IC設(shè)計公司迫切需要的人才。 FPGA/IC邏輯設(shè)計開發(fā)已經(jīng)成為當(dāng)前最有發(fā)展前途的行業(yè)之一，特別是熟悉硬件構(gòu)架的FPGA系統(tǒng)工程師 第一階段的課程主要幫助學(xué)員了解FPGA系統(tǒng)設(shè)計的基礎(chǔ)知識，掌握FPGA最小系統(tǒng)硬件電路設(shè)計方法，學(xué)會操作QuartusII軟件來完成FPGA的設(shè)計和開發(fā)。 1.可編程邏輯設(shè)計技術(shù)簡介 2.下一代可編程邏輯設(shè)計技術(shù)展望 3.可編程邏輯器件硬件上的四大發(fā)展趨勢 4.EDA軟件設(shè)計方法及發(fā)展趨勢 5.FPGA的設(shè)計流程 6.FPGA的常用開發(fā)工具 7.FPGA的基本結(jié)構(gòu) 8.主流低成本FPGA Cyclone 10.FPGA芯片的選型策略詳解 11.FPGA關(guān)鍵電路的設(shè)計（最小電路設(shè)計）： 11.1 FPGA管腳設(shè)計 11.2 下載配置與調(diào)試接口電路設(shè)計 11.3 高速SDRAM存儲器接口電路設(shè)計 11.4 異步SRAM（ASRAM）存儲器接口電路設(shè)計 11.5 FLASH存儲器接口電路設(shè)計 11.6 開關(guān)、按鍵與發(fā)光LED電路設(shè)計 11.7 VGA接口電路設(shè)計 11.8 PS/2鼠標(biāo)及鍵盤接口電路設(shè)計 11.9 RS-232串口 11.10 字符型液晶顯示器接口電路設(shè)計 11.11 USB2.0接口芯片CY7C68013電路設(shè)計 11.12 電源電路設(shè)計 11.13 復(fù)位電路設(shè)計 11.14 撥碼開關(guān)電路設(shè)計 11.15 i2c總線電路設(shè)計 11.16 時鐘電路設(shè)計 11.17 圖形液晶電路設(shè)計 12.Alter FPGA的結(jié)構(gòu) 第二階段:熟練掌握硬件描述語言(Verilog HDL)是FPGA工程師的基本要求。通過本節(jié)課程的學(xué)習(xí)，學(xué)員可以了解目前最流行的Verilog HDL語言的基本語法，掌握Verilog HDL語言中最常用的基本語法。通過本節(jié)課程學(xué)習(xí)，學(xué)員可以設(shè)計一些簡單的FPGA程序，掌握組合邏輯和時序邏輯電路的設(shè)計方法。通過實戰(zhàn)訓(xùn)練，學(xué)員可以對Verilog HDL語言有更深入的理解和認(rèn)識。 1.Verilog HDL語言簡介 2.Verilog HDL語言邏輯系統(tǒng) 3.Verilog HDL操作數(shù)和操作符 4.Verilog HDL和VHDL語言的對比 5.Verilog HDL循環(huán)語句 6.Verilog HDL程序的基本結(jié)構(gòu) 7.Verilog HDL語言的數(shù)據(jù)類型和運(yùn)算符 8.Verilog HDL語言的賦值語句和塊語，阻塞和非阻塞賦值語句的區(qū)別 9.Verilog HDL語言的條件語句，包括IF語句和CASE語句的典型應(yīng)用 10.Verilog HDL語言的其他常用語句 11.Verilog HDL語言實現(xiàn)組合邏輯電路 12.Verilog HDL語言實現(xiàn)時序邏輯電路 信盈達(dá)FPGA技術(shù)實訓(xùn)，深圳-廣州-鄭州-長沙-南寧均有分點，詳情聯(lián)系郭老師qq754634522 電話1331293596 第三階段 雖然利用第二階段課程學(xué)到的HDL基本語法可以完成大部分的FPGA功能，但相對復(fù)雜的FPGA系統(tǒng)設(shè)計中，如果能夠合理的應(yīng)用Verilog HDL的高級語法結(jié)構(gòu)，可以達(dá)到事半功倍的效果。通過第三天課程的學(xué)習(xí)，學(xué)員可以掌握任務(wù)（TASK），函數(shù)（FUNCTION）和有限狀態(tài)機(jī)（FSM）的設(shè)計方法，可以更好的掌握FPGA的設(shè)計技術(shù)。此外，本節(jié)課程還介紹了QuartusII軟件的兩個常用的高級工具－SignalTAP和LogicLock，可以提高FPGA設(shè)計和調(diào)試的效率。 1. TASK和FUNCTION語句的應(yīng)用場合 2. Verilog HDL高級語法結(jié)構(gòu)－任務(wù)（TASK） 3. Verilog HDL高級語法結(jié)構(gòu)－任務(wù)（FUNCTION） 4. 有限狀態(tài)機(jī)(FSM)的設(shè)計原理及其代碼風(fēng)格 5. 邏輯綜合的原則以及可綜合的代碼設(shè)計風(fēng)格 6. SignalTap II在線邏輯分析儀使用方法 7. Logic Lock邏輯鎖定工具使用技巧 第四階段:隨著FPGA芯片的性能和密度不斷提高, 基于FPGA的SOPC系統(tǒng)正在逐漸成熟并且在很多領(lǐng)域得到了應(yīng)用。第四階段課程主要給學(xué)員介紹Altera公司基于NIOSII軟核的SoPC系統(tǒng)設(shè)計流程和方法。通過硬件開發(fā)板上的SoPC系統(tǒng)設(shè)計實驗，學(xué)員能夠體會SoPC技術(shù)給系統(tǒng)設(shè)計帶來的靈活性。最后通過FPGA綜合設(shè)計實驗，學(xué)員完成對四天學(xué)習(xí)內(nèi)容的回顧和總結(jié)。 1. 基于FPGA的SOPC系統(tǒng)組成原理和典型方案 2. Altera公司的NIOS II 解決方案 3. 基于NIOS II的硬件系統(tǒng)設(shè)計流程 4. 基于NIOS II的軟件系統(tǒng)設(shè)計流程 5. 基于NIOS II的軟件系統(tǒng)調(diào)試方法 第五階段 Alter的IP工具 1.IP的概念、Alter的IP 1.1 IP的概念 1.2 Alter可提供的IP 1.3 Alter IP在設(shè)計中的作用 2.使用Alter的基本宏功能 2.定制基本的宏功能 2.1定制基本宏功能 2.2實現(xiàn)基本宏功能 2.3設(shè)計實例 3.使用Alter的IP核 3.1定制IP核 3.2實現(xiàn)IP核 3.3設(shè)計實例 信盈達(dá)FPGA技術(shù)實訓(xùn)，深圳-廣州-鄭州-長沙-南寧均有分點，詳情聯(lián)系郭老師qq754634522 電話13312935962 |
