|
復(fù)位電路 本文節(jié)選自特權(quán)同學(xué)的圖書《FPGA設(shè)計實戰(zhàn)演練（邏輯篇）》 配套例程下載鏈接：http://pan.baidu.com/s/1pJ5bCtt FPGA器件在上電后都需要有一個確定的初始狀態(tài)，以保證器件內(nèi)部邏輯快速進入正常的工作狀態(tài)。因此，F(xiàn)PGA器件外部通常會引入一個用于內(nèi)部復(fù)位的輸入信號，這個信號稱之為復(fù)位信號。對于低電平有效的復(fù)位信號，當(dāng)它的電平為低電平時，系統(tǒng)處于復(fù)位狀態(tài)；當(dāng)它從低電平變?yōu)楦唠娖綍r，則系統(tǒng)撤銷復(fù)位，進入正常工作狀態(tài)。由于在復(fù)位狀態(tài)期間，各個寄存器都賦予輸出信號一個固定的電平狀態(tài)，因此在隨后進入正常工作狀態(tài)后，系統(tǒng)便擁有了我們所期望的初始狀態(tài)。（特權(quán)同學(xué)，版權(quán)所有） 復(fù)位電路的設(shè)計也很有講究，一般的設(shè)計是期望系統(tǒng)的復(fù)位狀態(tài)能夠在上電進入穩(wěn)定工作狀態(tài)后多保持一點時間。因此，阻容復(fù)位電路可以勝任一般的應(yīng)用；而需要得到更穩(wěn)定可靠的復(fù)位信號，則可以選擇一些專用的復(fù)位芯片。復(fù)位信號和FPGA器件的連接也有講究，通常也會有專用的復(fù)位輸入引腳。（特權(quán)同學(xué)，版權(quán)所有） 至于上電復(fù)位延時的長短，也是很有講究的。因為FPGA器件是基于RAM結(jié)構(gòu)的，它通常需要一顆用于配置的外部ROM或Flash進行上電加載，在系統(tǒng)上電穩(wěn)定后，F(xiàn)PGA器件首先需要足夠的時間用于配置加載操作，只有在這個過程結(jié)束之后，F(xiàn)PGA器件才能夠進入正常的用戶運行模式。而上電復(fù)位延時過短，等同于FPGA器件根本就沒有復(fù)位過程；當(dāng)然了，如果上電復(fù)位延時過長，那么對系統(tǒng)性能甚至用戶體驗都會有不通程度的影響，因此，設(shè)計者在實際電路中必須對此做好考量，保證復(fù)位延時時間的長短恰到好處。關(guān)于FPGA器件的復(fù)位電路，我們也需要注意以下幾個要點： ● 盡可能使用FPGA的專用復(fù)位引腳。（特權(quán)同學(xué)，版權(quán)所有） ● 上電復(fù)位時間的長短需要做好考量。（特權(quán)同學(xué)，版權(quán)所有） ● 確保系統(tǒng)正常運行過程中復(fù)位信號不會誤動作。（特權(quán)同學(xué)，版權(quán)所有） |
