|
摘要：介紹了基于FPGA和高速串行復(fù)接/解復(fù)接技術(shù)，將3G/HD/SD-SDI信號通過光纖實現(xiàn)無損長距離傳輸?shù)姆椒āＥc傳統(tǒng)的傳輸方案相比，此方案可以完成傳輸高清視頻的平滑升級，并向下兼容現(xiàn)有的視頻傳輸網(wǎng)絡(luò)，降低了網(wǎng)絡(luò)的改造升級成本。 引言 SDI(Serial Digital Interface)是一種“數(shù)字分量串行接口”，通過75Ω同軸線纜傳輸無壓縮的數(shù)字視頻信號。由于串行數(shù)字信號的數(shù)據(jù)率很高，在傳送前必須經(jīng)過處理。用擾碼的不歸零倒置(NRZI)來代替早期的分組編碼，其標(biāo)準(zhǔn)為SMPTE 259M和EBU-Tech-3267，標(biāo)準(zhǔn)包括了含數(shù)字音頻在內(nèi)的數(shù)字復(fù)合和數(shù)字分量信號，支持4種速率：143Mbit/s的NTSC制復(fù)合編碼信號;177.3Mbit/s的PAL制復(fù)合編碼信號;270Mbit/s的NTSC制和PAL制分量編碼信號;360Mbit/s 16：9長寬比的NTSC制和PAL制分量編碼信號，其中最常見的是270Mbit/s。在傳送前，對原始數(shù)據(jù)流進(jìn)行擾頻并變換為NRZI碼，確保在接收端可靠地恢復(fù)原始數(shù)據(jù)。 在概念上可以將數(shù)字串行接口理解為一種基帶信號調(diào)制。SDI接口能通過270Mbit/s的串行數(shù)字分量信號，對于16：9格式的圖像，應(yīng)能傳送360Mbit/s的信號。NRZI碼是極性敏感碼。用“1”和“0”表示電平的高和低，如果出現(xiàn)長時間的連續(xù)“1”或連續(xù)“0”，會影響接收端從數(shù)字信號中提取時鐘。因為串行數(shù)字信號接口不單獨傳送時鐘信號，接收端需從數(shù)字信號流中提取時鐘信號，所以要采用以“1”和“0”來表示有無電平變換的NRZI碼。在接收NRZI碼流時，只要檢出電平變換，就可恢復(fù)數(shù)據(jù)，再經(jīng)過加擾，連“1”的機(jī)會減少，也就使高頻分量進(jìn)一步減少，使解碼和提取時鐘信息更加容易。實現(xiàn)加擾/解擾的生成多項式為G1(x)=x9+x4+1，該步主要是將數(shù)字化的視頻信號變成NRZ擾碼信號。編碼/譯碼的生成多項式為G2(x)=x+1，該步主要是將上一步生成的NRZ擾碼變成對電平極性不敏感、只對電平極性變換敏感的NRZI碼。其擾碼的原理框圖如圖1所示。具體實現(xiàn)利用Verilog HDL編程。在接收端，由SDI解碼模塊從NRZI碼流恢復(fù)出原數(shù)據(jù)流。 按照移動圖像和電視工程師協(xié)會(SMPTE)制定的清晰度標(biāo)準(zhǔn)要求，SDI可分為：SD-SDI、HD-SDI和3G-SDI。其中： SD-SDI：SD-SDI(Standard Definition Seria Digital Interface) 視頻信號的通常速率為270Mbit/s。其信號格式從19.4Mbit/s到360Mbit/s，支持符合SMPTE 259M、SMPTE 297M、SMPTE 305M、SMPTE 310M標(biāo)準(zhǔn)，以及DVB-ASI(EN50083-9)等數(shù)字電視格式的信號。SD-SDI是無延時、無失真的標(biāo)清視頻信號。 HD-SDI：HD-SDI(High Definition Seria Digital Interface)視頻信號的速率達(dá)到1.485Gbit/s，刷新率支持60Hz。其信號格式從19.4Mbit/s到1.485Gbit/s，支持符合SMPTE 292M、SMPTE 259M、SMPTE 297M、SMPTE 305M、SMPTE 310M標(biāo)準(zhǔn)，以及DVB-ASI(EN50083-9)等數(shù)字電視格式的信號。HD-SDI是無延時、無失真的高請視頻信號。 3G-SDI：3G-SDI中的3G是指SDI信號的數(shù)據(jù)傳輸率約為3Gbit/s。其信號格式從19.4Mbit/s到2.97Gbit/s，支持符合SMPTE 424M、SMPTE 292M、SMPTE 259M、SMPTE 297M、SMPTE 305M、SMPTE 310M標(biāo)準(zhǔn)，以及DVB-ASI(EN50083-9)等數(shù)字電視格式的信號。由于HDTV可以支持每秒30幀的逐行掃描1920×1080的分辨率格式，而3G能夠支持比HD視頻信號最高幀掃描頻率高一倍的頻率，即3G可以支持每秒60幀的HD信號，這在觀看動態(tài)視頻時的差別是很大的。 本文設(shè)計的3G/HD/SD-SDI信號的光纖傳輸方案，支持標(biāo)清SD-SDI(270Mbit/s)、高清HD-SDI(1.485Gbit/s)及全高清3G-SDI(2.97Gbit/s)視頻格式，可傳送符合數(shù)字視頻廣播/異步串行接口(DVB-ASI)、標(biāo)準(zhǔn)清晰度(SMPTE 259M)、高清晰度(SMPTE 292M)以及全新的3G-SDI(SMPTE 424M)等標(biāo)準(zhǔn)的視頻數(shù)據(jù)，通過光纖實現(xiàn)3G/HD/SD-SDI信號的高可靠、高性能和長距離傳輸。采用單模光纖，無中繼傳輸距離可達(dá)100km以上。 1 系統(tǒng)設(shè)計 由于傳輸?shù)?G/HD/SD-SDI 信號主要用于廣播電視行業(yè)，其專業(yè)級的指標(biāo)要求，必須確保輸出信號有高穩(wěn)定性與可靠性。在對信號進(jìn)行均衡以及時鐘恢復(fù)，解擾及串并轉(zhuǎn)換，以及后端的輸出驅(qū)動的處理過程中，均選擇GENNUM公司的集成電路實現(xiàn)高清視頻信號接口的轉(zhuǎn)換，這樣做可以最大限度的保證各相關(guān)模塊的兼容性，并且具有信號恢復(fù)和抖動抑制功能，系統(tǒng)輸出接近完美的眼圖指標(biāo)，有利于提高系統(tǒng)的穩(wěn)定性，降低信號的抖動。 本系統(tǒng)的主控模塊是FPGA，綜合考慮成本、占用面積以及以后的升級，就需要FPGA的內(nèi)部資源盡量豐富，因此選用Xilinx公司Spartan-3A系列FPGA，該系列FPGA集成了DSP功能，擁有極強(qiáng)的并行處理能力，滿足圖像和視頻處理所需的性能要求，包括壓縮(MPEG-2和MPEG-4)，色空間轉(zhuǎn)換，圖像增強(qiáng)、處理、縮放和識別等;采用SPI PROM模式完成配置，為便于調(diào)試，也預(yù)留了JTAG接口; 完成圖像采集、存儲和整個系統(tǒng)的邏輯控制。 系統(tǒng)分為發(fā)射端和接收端。在發(fā)射端，信號先經(jīng)過均衡、串并轉(zhuǎn)換處理，輸入到FPGA完成一次復(fù)用后，進(jìn)入高速復(fù)接芯片完成二次復(fù)用，最后經(jīng)電光轉(zhuǎn)換模塊將其轉(zhuǎn)換為光信號，這樣就將3G/HD/SD-SDI信號轉(zhuǎn)變成光信號。在接收端，將接收到的的光信號經(jīng)光電轉(zhuǎn)換模塊轉(zhuǎn)換為電信號，進(jìn)入高速解復(fù)接模塊和FPGA中，完成信號解復(fù)用和緩存處理后，輸入到多速率SDI編碼模塊，輸出原3G/HD/SD-SDI信號。系統(tǒng)原理框圖如圖2所示。 1.1 發(fā)射端 將從同軸電纜輸入的3G/HD/SD-SDI信號通過SDI均衡模塊完成信號自動均衡，信號經(jīng)過長距離的傳輸后在線纜中會產(chǎn)生損耗，經(jīng)過均衡后，信號質(zhì)量得到明顯的改善。在模塊輸入引腳處連接75Ω對地電阻進(jìn)行阻抗匹配。均衡模塊對輸入信號處理后產(chǎn)生一對差分輸出信號，再在兩條差分線之間串接100Ω電阻平衡線間阻抗，將此差分信號輸入到多速率SDI接收模塊進(jìn)行時鐘恢復(fù)和8B/10B解碼處理，經(jīng)串/并轉(zhuǎn)換后產(chǎn)生符合SMPTE 424M/292M/259M標(biāo)準(zhǔn)的20/10bit的并行數(shù)據(jù)，將此數(shù)據(jù)送入到FPGA中。數(shù)據(jù)先緩存在FPGA內(nèi)部FIFO中，在完成對數(shù)據(jù)的第一次復(fù)用后，復(fù)用為10bit的并行數(shù)據(jù)，輸出給高速復(fù)接模塊，將FPGA輸出的低速并行信號復(fù)接為高速串行信號，再通過電光轉(zhuǎn)換模塊(選用速率為3.125Gbit/s，支持熱插拔的SFP光器件)轉(zhuǎn)換為光信號傳輸?shù)浇邮斩恕?br /> 1.2 接收端 首先將從光纜得到的光信號通過光電轉(zhuǎn)換模塊轉(zhuǎn)換成電信號，將此電信號送給高速解復(fù)接模塊，將高速串行信號進(jìn)行串并轉(zhuǎn)換處理，將轉(zhuǎn)換后的并行數(shù)據(jù)輸入到FPGA，由FPGA先緩存在內(nèi)部FIFO中， 再解復(fù)用出符合SMPTE 424M/292M/259M標(biāo)準(zhǔn)的20/10bit的并行數(shù)據(jù)，然后將此并行數(shù)據(jù)發(fā)送給多速率SDI編碼模塊，從并行數(shù)據(jù)中提取出時鐘，作為采樣時鐘，對并行數(shù)據(jù)進(jìn)行同步處理，同時提取出圖像數(shù)據(jù)和圖像格式信息，完成3G/HD/SD-SDI信號的8B/10B編碼，最后輸出到接收設(shè)備，實現(xiàn)了3G/HD/SD-SDI信號的光纖傳輸。 1.3 硬件電路實現(xiàn) 本系統(tǒng)傳輸?shù)男盘査俾蕪?43Mbit/s到2.97Gbit/s，支持符合SMPTE 424M、SMPTE 292M、SMPTE 259M、SMPTE 297M、SMPTE 305M、SMPTE 310M標(biāo)準(zhǔn)以及DVB-ASI(EN50083-9)等數(shù)字電視格式的信號,滿足工業(yè)級和廣電產(chǎn)品相關(guān)標(biāo)準(zhǔn)要求。 系統(tǒng)硬件需要的主要器件包括多速率SDI接收芯片GS2970、多速率SDI發(fā)射芯片GS2972、多速率SDI均衡芯片GS2974B 、FPGA+DSP芯片XC3SD1800A、高速復(fù)接/解復(fù)接芯片TLK3101。芯片GS2974B將輸入的3G/HD/SD-SDI信號進(jìn)行均衡處理。 芯片GS2970將輸入的SDI串行信號解碼，恢復(fù)出采樣時鐘，并將輸入的串行數(shù)據(jù)流轉(zhuǎn)換為并行數(shù)據(jù)。芯片內(nèi)部集成帶壓控振蕩器的時鐘恢復(fù)電路(Reclocker)和時鐘恢復(fù)串行環(huán)路穿越電纜驅(qū)動器，可以自動調(diào)節(jié)輸出壓擺率，以適應(yīng)數(shù)據(jù)的輸入速度。芯片的輸入抖動容限則高達(dá)0.7UI (單位信號時間)，因此即使信號的眼圖已關(guān)閉60%以上，這款芯片仍可接收信號以及將信號解串。芯片具有信號環(huán)出功能，本端環(huán)出的3G/HD/SD-SDI信號，可直接連至高清顯示大屏幕或SDI監(jiān)控器，可供系統(tǒng)實時檢測SDI 信號輸入是否正常。其功能框圖如圖3所示。 芯片GS2972將接收到的并行數(shù)據(jù)轉(zhuǎn)換為無壓縮的3G/HD/SD-SDI信號。芯片內(nèi)部集成電纜驅(qū)動器、帶壓控振蕩器的時鐘恢復(fù)模塊和高性能PLL鎖相環(huán)模塊，不再需要外置本地時鐘及抖動消除電路，有效節(jié)約了電路板的面積;芯片只需模擬3.3V、1.2V及數(shù)字1.2V供電，且功耗低，只有400mW(包括電纜驅(qū)動)，大大降低了系統(tǒng)成本。其功能框圖如圖4所示。 FPGA芯片XC3SD1800A 支持600Mbit/s到3.125Gbit/s的信號速率，從芯片GS2970解碼輸出的150MHz的20路并行數(shù)據(jù), 經(jīng)FPGA芯片一級復(fù)用轉(zhuǎn)換為10 路300MHz的并行數(shù)據(jù)，同時FPGA芯片對150MHz的時鐘頻率信號進(jìn)行倍頻產(chǎn)生與原有時鐘信號同相的300MHz時鐘信號，以提供給行、場同步信號，進(jìn)而使行、場同步信號與10 路并行數(shù)據(jù)信號同時復(fù)用。 FPGA芯片與編碼器或解碼器之間采用了LVDS技術(shù)，不再使用TTL電平連接。LVDS電平具有非常低的EMI輻射和功率損耗，并提供更高的收發(fā)速率;另外，并行數(shù)據(jù)總線也從20位減少到10位，使得PCB板圖設(shè)計變得更容易，也降低了對FPGA的等級要求。 芯片TLK3101將從FPGA芯片接收到的10位并行數(shù)據(jù)進(jìn)行8B/10B編碼，復(fù)接為高速串行信號后輸出;同時將輸入的高速串行信號先進(jìn)行8B/10B解碼和通道對齊，轉(zhuǎn)換成10位并行數(shù)據(jù)輸出給FPGA芯片。具有信號丟失(LOS)檢測功能。可接收的差分輸入門限低至200mV。僅需2.5V單電源供電，且功耗低，約450mW(Typical)。其功能框圖如圖5所示。 2 電路測試 使用Tektronix儀器 WFM 7120對系統(tǒng)傳輸?shù)腟D-SDI信號進(jìn)行了實際測試，測試結(jié)果如圖6所示。 由測試結(jié)果可知，經(jīng)過本系統(tǒng)傳輸?shù)囊曨l信號畫面清晰，眼圖質(zhì)量好，信號抖動僅有0.12UI，優(yōu)于SMPTE 259M規(guī)定的0.2UI。 3 結(jié)束語 目前，各省市電視臺和廣播通信網(wǎng)絡(luò)系統(tǒng)也越來越迫切需要在現(xiàn)有的光纖鏈路中傳送高清視頻信號，本文設(shè)計的基于FPGA的3G/HD/SD-SDI信號的光纖傳輸系統(tǒng)，采用了SDI信號電復(fù)接、分接技術(shù)，實現(xiàn)了高質(zhì)量視頻信號的傳輸且沒有任何圖像質(zhì)量的損失，另外FPGA具有較大的設(shè)計靈活性，對數(shù)據(jù)的擦除、修改，只需更改代碼，無需改變電路結(jié)構(gòu)，降低了系統(tǒng)成本，同時簡化了系統(tǒng)的復(fù)雜性，提高了系統(tǒng)工作的穩(wěn)定性。 參考文獻(xiàn)： [1]李彥迪. 基于FPGA的HD-SDI編解碼技術(shù)的研究與開發(fā)[J]. 電子技術(shù)應(yīng)用 2012 [2]Gennum. GS2970 Receiver Datasheet .2009 [3]Gennum. GS2972 Transmiter Datasheet.2011 [4]Gennum.GS2974B Adaptive Cable Equalizer Datasheet.2009 [5]Texas Instruments. TLK3101 Transceivers Datasheet.2001 [6]Xilinx. XA Spartan-3A DSP Automotive FPGA Family Data Sheet.2011 [7]SMPTE 259M,Television 10bit 4:2:2 Component and 4fsc Composite Digital Signals Serial Interface.1997 [8]SMPTE 292M,Television Bit-Serial Digital Interface For High-Definition Television Systems.1998 [9]SMPTE 424M,Television 3Gb/s Signal/Data Serial Interface. 2006 |
