|
為了適應大量的嵌入式產品的網絡接入需求，目前市場上的主流嵌入式操作系統都包含了 TCP/IP 網絡協議棧。這些商品化的TCP/IP協議棧運行可靠、性能也非常好，但是價格較高，降低了市場競爭力。因此，開發自主知識產權的TCP/IP協議棧的要求變的日益迫切而有意義。本文的研究目標是建立一個DSP系統的網絡通信平臺，實現DSP系統與網絡中其他通信設備的高速數據傳輸。 系統總體設計 本文研究的以太網通信系統大致分為圖1所示的5個層次，由下向上分別為：硬件層、設備驅動層、操作系統、網絡模塊和用戶代碼。 圖1 系統的層次結構 本系統的創新之處是以DSP系統和以太網控制芯片Ax88796的接口電路為系統的物理基礎。快速以太網驅動程序處于硬件抽象層，為操作系統提供了訪問快速以太網控制芯片 Ax88796 或改變其工作行為的系統調用。μC/OS-Ⅱ操作系統處于系統內核，為用戶代碼統一管理系統軟硬件資源提供用戶所需的底層服務。TCP/IP 協議棧軟件為 μC/OS-Ⅱ操作系統擴展了網絡通信能力。用戶代碼處理特定的應用程序細節。 系統硬件設計 系統硬件包括TMS320F2812 DSP與IS61LV51216存儲器芯片的接口電路以及TMS320F2812與快速以太網控制芯片Ax88796的接口電路，電路硬件原理框圖如圖2所示。 圖2 硬件原理圖 TMS320F2812是TI新推出的高端C2000系列DSP，它在具備強大運算能力的同時，兼顧了控制領域的需求，特別適合控制對象復雜又需要較高實時運算能力的領域。它具有150MIPS的指令執行速度；單周期完成 32×32 位的乘法器；快速中斷響應；單指令周期的讀寫操作；100～120MIPS的Flash訪問技術；150MIPS的外部RAM訪問速度。基于以上特點，本系統選擇TMS320F2812作為系統的主控芯片。 [table][/table] DSP電源電路提供1.8V/1.9V、 3.3V、VDD3VFL和VDDA3V四種電源類型，分別供DSP的內核、I/O、內部 Flash 和AD模塊使用。并且由于各種電源類型存在嚴格的上/下電時序，電源部分還需提供時序控制功能。電源監控電路在系統電源電壓出現波動時，給DSP系統提供復位信號，使系統程序重新初始化并運行，避免出現不可預知的錯誤。 面對表面貼技術造成的測試上的不便，JTAG接口提供了簡單靈活的調試手段，用戶可以通過 JTAG接口，將在 PC交叉編譯生成的結果下載到DSP中，或者通過JTAG接口即時查看DSP內部寄存器和RAM的值，對程序的行為進行調試。系統的軟件代碼在調試階段存放在擴展的RAM中，脫機運行后，用于存儲傳輸的圖像數據，故擴展了512KB。以太網控制芯片Ax88796通過ISA接口與DSP相連，通過網絡隔離器16ST8515后，接入以太網絡中。 1 Ax88796與TMS320F2812的接口設計 TMS320F2812通過XINTF接口訪問外部設備，每次訪問都分為三個階段：前導（Lead）、有效（Active）和跟隨（Trail），每個階段的等待周期數都可由軟件設定，等待的時鐘周期數由該存儲區間對應的XTIMING寄存器設置，而且每個存儲區間的讀寫過程可以單獨控制。 TMS320F2812通過對采樣XREADY信號輸入引腳來判斷外部設備是否完成數據讀/寫。當外部低速設備的讀/寫過程未執行完成時，輸出信號 READY為未就緒狀態，此時TMS320F2812持續保持數據有效（寫訪問）或保持等待數據（讀訪問）狀態，即ACTIVE狀態。一旦 TMS320F2812對該信號的采樣結果是就緒狀態，則結束本次數據讀寫過程。 在TMS320F2812對Ax88796進行讀操作時，設置Lead和Trail階段為0個時鐘周期，Active 階段為5個時鐘周期；在TMS320F2812對Ax88796進行寫操作時，設置Lead階段為0個時鐘周期，Active階段為1個時鐘周期， Trail階段為1個時鐘周期。 2 Ax88796的ISA接口設計 Ax88796有兩個輸入引腳，CPU[1:0]設置不同的工作模式，用于和不同的CPU總線相連。在與TMS320F2812連接時，將CPU[1:0]都拉低，設置為ISA總線接口。 Ax88796的地址總線SA與數據總線SD分別與TMS320F2812的地址/數據總線相連，TMS320F2812通過I/O讀寫 Ax88796的寄存器來控制其狀態，通過遠程DMAFIFO與Ax88796的內部SRAM進行數據交換。Ax88796的基地址默認值為200H，所以基地址范圍為200H～21FH。Ax88796的ISA接口有10根地址線——SA[9:0]。 Ax88796的BHE引腳決定了是否使能高8位數據線，如果 BHE 信號為高，則高8位數據線內部強行下拉，此時Ax88796工作在8位傳輸模式下。表1和表2是 Ax88796 在 ISA 模式時的訪問信號組合。 可以看出，對奇偶字節地址的訪問方式是不同的，但對于TMS320F2812而言，地址空間是按16位字尋址，所以所有的地址都是偶字節地址，這樣對地址線A0就無須再作專門處理，連線簡潔。在本課題中，直接將BHE接地，始終使用16位傳輸模式。 3 系統RAM擴展 TMS320F2812內部已經集成了18KB的RAM，對于一般的應用來說，已經無須再擴展外部RAM。片內RAM能以150MIPS的速度進行訪問。在對運算速度要求很高的處理程序中，通常將經常訪問的程序段放到內部RAM中運行，這樣能大大提高運行速度，因此片內RAM顯得格外寶貴。而且本系統是一個網絡通信系統，將來會用于進行大量圖像的網絡傳輸，因而也要求外括RAM用于存放圖像文件。 TMS320F2812采用32位的尋址方式，數據空間和程序空間統一編址。TMS320F2812有1056K×16 bit的外部存儲器接口能力，分為5個地址區間：區間0、區間1、區間2、區間6和區間7，其中區間6、7共用一個片選引腳 CS6AND7。在 MP模式下，TMS320F2812 在復位之后，跳轉到區間7尋找矢量表，但是在MC模式下，將不存在區間 7，由片內的ROM取而代之，所以在擴展系統RAM時，使用RAM區間6。 系統軟件設計 本系統的軟件部分包含3個方面：快速以太網驅動程序、μc/OS-II操作系統和TCP/IP協議棧軟件。快速以太網驅動程序屏蔽了對底層網絡設備的處理細節，同時向上層操作系統提供硬件無關的接口調用。在以太網通信之前，首先要實現位于硬件抽象層的快速以太網驅動程序，上層軟件與以太網控制器的交互都要通過驅動程序進行。網絡通信系統通常要與多個對象實現信息共享，因此本文為TMS320F2812DSP移植了嵌入式多任務操作系統μC/OS- II，增強系統的事務處理能力。TCP/IP是實現異構網絡互聯的網絡體系結構和協議標準，屏蔽各種物理網絡技術。本文結合嵌入式系統的特定要求進行簡化之后，實現了地址解析協議ARP、網際協議IP、網際控制報文協議ICMP、用戶數據報協議UDP和TCP傳輸控制協議等幾個Internet接入的必需協議。 系統測試及結果 用ANSIC語言和匯編語言在TMS320F2812上編寫的網絡通信軟件全部調試通過，系統軟件占用程序空間40.7KB，數據空間38.7KB。表3和表4分別是主要區塊內存分配和協議代碼占用情況。 結束語 綜合性的測試表明本系統完全滿足了網絡通信系統所具備的各項功能，它將DSP的強大運算處理能力和Internet聯系起來，使得DSP系統不再是“信息孤島”，能夠方便的與網絡上的其他設備進行信息共享，進一步擴展了DSP的應用前景。 |
