|
數字調制解調器在點對點的數據傳輸中得到了廣泛的應用。通常的二進制數字調制解調器是建立在模擬載波上的，在電路實現時需要模擬信號源，這會給全數字應用場合帶來不方便。本文分析了MSK（最小頻移鍵控）數字調制信號特征，提出一種全數字固定數據速率MSK調制解調器的設計方法，應用VHDL 語言進行了模塊設計和時序仿真。硬件部分在Altera公司 EP2C15AF256C8N FPGA 上實現了MSK 數字調制解調器，并在常州市科技攻關項目：糧庫儲糧安全網絡智能監測系統的嵌入式測控部分應用。實測表明，數字MSK 調制解調器具有包絡恒定，相位連續，頻帶利用率高的優點。并且在FPGA 上實現時設計效率高，可與其他模塊共用片上資源，對于全數字系統中的短距離數據通信是較好的解決方案。 1 數字MSK 調制的載波頻率與相位常數 最小頻移鍵控MSK ( Minimum Frequency Shift Keying ) 是二進制連續相位FSK 的一種特殊形式。有時也稱為快速頻移鍵控(FFSK)。MSK 調制方式能以最小的調制指數(0.5)獲得正交信號， 同時MSK 比2PSK 的數據傳輸速率高，且在帶外的頻譜分量要比2PSK 衰減更快。 MSK 調制必須同時滿足調制指數0.5 和相位連續條件，由MSK 信號表示可知，為了使調制指數為0.5，MSK 信號的兩個頻率應分別為： 對于固定數據速率的數字MSK 調制，應用上式可以計算出對應“0”、“1”信號的載波頻率。系統設計傳輸數據速率R =2400bps，選擇波形系數n = 9，中心載頻fc=5400Hz，計算可得f0=6000Hz，f1=4800Hz，調制指數h = R / (f0-f1) =0.5。 MSK 信號的相位連續是由對相位常數φk的選擇保證的。若取初始相位為零，則φk = 0 或±π k = 0，1，2，… 上式反映了MSK 信號前后碼元區間的約束關系。MSK 信號在第k 個碼元的相位常數不僅與當前碼元的取值有關，而且還與前一個碼元的取值及相位常數有關。在數字載波的情況下，上述條件等同于根據前*元的相位，選擇當前碼元的相位是同相或反相，以保證數字MSK信號的相位連續。 2 數字MSK 調制解調器FPGA 模塊實現 用FPGA 實現的MSK 調制器模塊如圖1 所示。 圖中預分頻器和“0”、“1”碼分頻器組成載波發生器，在輸入碼序列同步信號的控制下分別產生“0”碼和“1”碼的數字載波。為了方便設計與調整，預分頻器設置2 級分頻電路，分頻系數分別為D1 和D2，從分頻效率考慮，D1 和D2 的乘積應為總分頻系數的最大公共因子。 “0”碼和“1”碼分頻器的分頻系數C1、C2 的設置必須滿足調制指數0.5 的條件。輸入調制信號數字序列控制2 選1 多路選擇器，選出對應輸入碼流中“0”、“1”碼元的數字載波。 相位檢測模塊與第二級2 選1 多路選擇器、碼長分頻器和反相器組成連續相位形成電路。在前面確定“0”、“1”碼元的數字載波時，每個碼元的載波周期數也隨之確定， 其中“0”、“1”數字載波相位差固定為180°，因此可以簡單地用0、1 來表示2 個載波相位。在相位檢測模塊中，碼長分頻器作為1bit 延時的時鐘信號，輸入數字信號延遲*元信號D-1 與前次產生的2 選1 選擇器控制信號S 比較，得到前*元結束時的相位Q-1，其結果如表1 所示。 對于不同的前次相位Q-1 值，按照相位連續的原則，得到當前碼元的相位選擇S 值，控制2選1 多路選擇器輸出前后碼元載波相位連續的MSK 已調信號。數字MSK 信號的FPGA 解調模塊如圖2 所示。 數字MSK 信號的解調是由碼元同步和碼序列檢測二部分實現的。預分頻器、“1”碼分頻器和同步檢測模塊組成碼元同步電路，通過對輸入信號中的“1”碼檢測建立碼元同步。在同步檢測模塊中，“1”碼分頻器的同相和反相碼同時與輸入信號比較，并由同步碼長計數器計數，當計數長度等于碼元長度時輸出同步信號。進入碼元同步狀態后，在碼長分頻器輸出的碼元同步信號控制下，碼序列檢測器對輸入信號中的“1”碼（同相及反相碼）進行檢測并輸出解調數字序列。解調模塊中的預分頻器和“1”碼分頻器和在半雙工通信方式中可與調制模塊合用以減少目標器件片上資源的占用。 MSK 調制/解調器的FPGA 模塊中，計數器、分頻器和多路選擇器用VHDL 程序可以簡單實現，碼元序列檢測器的部分VHDL 結構描述如下： architecture behav of codesdect is signal m : integer range 0 to 3; signal sdata : std_logic_vector(2 downto 0); begin cdataprocess(clk,clr) begin if clr='1' then melsif clk'event and clk='1' then case m is when 0 => if datain = cdata (2) then m… when 2 => if datain = cdata (0) then mwhen thers => m end case; end if; end process; process(m) begin if m=3 then outputtelse outputtend if; end process; end behav; 數字MSK 調制/解調器模塊在Altera 公司FPGA：EP2C15AF256C8N 上實現。EP2C15 是Altera 公司基于90nm 工藝的第二代Cyclone 器件（CycloneⅡ），片內集成14，448 邏輯單元（LE），240Kb 嵌入式RAM 塊，26 個18×18 乘法器，4 個鎖相環（PLL），具有高速差分I/O能力，在音視頻多媒體、汽車電子、通信及工業控制領域等有廣泛的適用性，是一款高性能低成本器件。圖3 是MSK 調制/接解調器的時序仿真結果。 由圖中可見，數字基帶調制信號MODDATA 經過MSK 調制器被調制到高頻數字載波上，形成MSK 已調信號MSKMOD，其中“0”碼為2.5 個載波周期，“1”碼為2 個載波周期，調制指數為0.5，同時載波相位連續。MSKDEMOD 為接收端MSK 解調后的信號，除了傳輸時延，解調信號完全恢復了發送端數字基帶調制信號。 3 結論 MSK 調制具有載波相位連續，頻帶利用率高的優點，在通常的應用中需要專用集成電路構成調制/解調電路。基于硬件描述語言用FPGA 實現MSK 調制/解調器，可充分利用FPGA片內資源，使數據采集測量控制與傳輸集中于單一芯片，有利于提高系統的經濟性和可靠性，具有一定的應用價值。本文作者創新點在于提出了一種保證調制指數為0.5 同時載波相位連續的數字MSK 信號的設計方法，用VHDL 語言設計了調制/解調模塊并在FPGA 器件上實現。 |
