|
USB 技術概述 英特爾等世界著名的7 家計算機公司和通訊公司于1995 年11 月正式制定了USB0.9 通用串行總線規(guī)范。 1996 年1 月USB1.0 標準推出，1998 年9 月他們又制定出整合了電磁傳送的規(guī)格、協(xié)議以及軟硬件技術的 USB1.1 標準。2000 年8 月，USB 標準升級到2.0，衍生有OTG(On-The-Go)技術。2005 年5 月，無線USB1.0 標準確定。 在USB 1.1 標準中，USB 分為低速(LS)1.5Mbps、全速(FS)12Mbps。在2.0 的標準中，除了包括1.1 標準中的所有規(guī)定，還增加了高速(HS)480Mbps。在這里特別要說明的是，現(xiàn)在市面上銷售的USB 產品，如閃存 盤、MP3 等，標明是USB 2.0，標識并沒有錯，也是某些廠商的投機取巧，而對于用戶來講，是否為支持 高速版才是最重要的。 USB 在主機和設備之間的傳輸方式有四種：分別為控制傳輸、同步傳輸(如CDC 類，包括調制解調、PC 攝像頭等)、中斷傳輸(如HID 類，包括USB 鼠標、鍵盤等輸入設備)、批量(bulk)傳輸。批量(bulk)傳輸主要應 用于USB 海量存儲(Mass storage)，這個類包括閃存盤、數(shù)碼相機、MP3 播放器等 . 芯片功能 優(yōu)芯II 號是面向于閃存盤的ASIC，屬于USB 海量存儲類別范疇，完全符合FS 和HS 規(guī)范，而LS 對于存 儲來說并不需要。考慮已經習慣的說法，優(yōu)芯II 號符合USB 2.0 協(xié)議，向后兼容USB 1.1 標準。它實現(xiàn)了 模擬USB HDD/ZIP/FDD 的啟動，通過GPIO 口驅動LED 指示閃存盤的工作狀態(tài)。如前所述，該芯片具有良好的閃存兼容性，支持目前市場上主流的半導體存儲芯片。 優(yōu)芯II 號量產產品采用LQFP 48 封裝，同時提供二次開發(fā)版本(LQFP 80 封裝)，可外接Flash ROM 或ROM 仿真器開發(fā)。其片內程序ROM 空間為64K，完全滿足閃存盤功能應用。它支持WINDOWS 98/Me/2000/XP ⑥/2003、Mac OS .x/X、Linux 2.4.x 以上內核操作系統(tǒng)。 值得一提的是，優(yōu)芯II 號使用了已經提交為發(fā)明專利的雙通道技術(D-Channel)和雙緩沖技術(D-Buffer)，提供了超過16MBps 的寫速度、20MBps 的讀速度。其內部集成了在線式編解碼ECC 功能模塊，ECC 功能模 塊采用了Reed-Solomon 算法，并且配合朗科科技有限公司獨有的USAFE 超穩(wěn)定技術，最大程度的保證了 數(shù)據(jù)的安全，而且優(yōu)芯II 號具有密碼保護功能，保護閃存數(shù)據(jù)私有性。 圖1 為優(yōu)芯II 號的結構框圖。其內部的電源管理模塊使得采用該芯片的閃存盤完全符合USB 的電源管理要 求(連接設備小于100mA)，工作在20MBps 的高速模式下時工作電流在70mA 以下，休眠電流380uA，小 于USB 標準的500uA。 圖1：優(yōu)芯II 號的結構框圖 設計特點和應用電路 優(yōu)芯II 號的管腳如圖2 所示，USB 差分信號線DP、DM 的排列直接連接到USB 頭DP、DM，避免了目前 市面上多數(shù)USB 2.0 閃存盤控制芯片DP、DM 的連接繞彎或打過孔連接到USB 頭，從而保證了信號質量、提高了對于不同電腦主板的兼容性。 圖2：優(yōu)芯II 號管腳示意圖 晶體振蕩器輸入輸出管腳(XSCI、XSCO)的排列，使得在PCB 上的布局對其他信號沒有任何影響，有利于 抑制噪聲。 閃存接口信號(FIO0"FIO15)的排列對于單片8 位或單片16 位的閃存是直接連接，對于兩片8 位或兩片16 位的閃存，采用雙面貼片，也保證了直接連接，而信號走線的最短化則提高了信號質量。 該芯片有三組電源：模擬3.3V(VCC3A、VCC3A_U20、VCC3A_HS、GNDA、NDA_U20、GNDA_HS) 向收發(fā)器、鎖相環(huán)、振蕩器、內部電壓調整器供電；數(shù)字3.3V 為輸入輸出供電；數(shù)字1.8V 向內部邏輯和 存儲器供電。數(shù)字邏輯部分容易帶來噪聲，而模擬電路部分需要比較穩(wěn)定的電源，在應用中需要通過電感或磁珠將模擬電源和數(shù)字電源隔離。(備注：這里電源是指VCC 和GND 對。某些工程師認為只是將VCC 隔離，而GND 連在一起，這種理解是不對的)。 優(yōu)芯II 號內部需要的上電復位時間為3.7us，時鐘輸出需要771us，時鐘輸出到優(yōu)芯II 號正常工作需要937us。 理論上，復位時間在3.7us"771us 之內，對該芯片正常工作沒有任何影響。外部復位電路調試時要考慮電源 電壓穩(wěn)定時間、閃存上電穩(wěn)定時間、抗干擾能力等因素，參考電路如圖3。 圖3：外部復位參考電路 優(yōu)芯II 號外接振蕩電路如圖4 所示。電阻RS 常用來防止晶振被過分驅動。過分驅動晶振會漸漸損耗晶振 的接觸電鍍，這將引起頻率的上升。可用一臺示波器檢測OSCO 輸出腳，如果檢測到一個非常清晰的正弦 波，且正弦波的上限值和下限值都符合時鐘輸入需要，則晶振未被過分驅動；相反，如果正弦波形的波峰、 波谷兩端被削平，而使波形成為方形，則晶振被過分驅動。這時就需要用電阻RS 來防止晶振被過分驅動。 圖4：外接振蕩電路 判斷電阻RS 值大小的最簡單方法就是串聯(lián)一個5kΩ 或10kΩ 的微調電阻，從0 開始慢慢調高，一直到正 弦波不再被削平為止。通過此辦法就可以找到最接近的電阻RS 值。在晶體振蕩下，電阻RF≈1MΩ。相位 調節(jié)電容C1 為22pF，增益調節(jié)電容C2 為30pF。在許可范圍內，C1、C2 值越低越好。C 值偏大雖有利于 振蕩器的穩(wěn)定，但將會增加起振時間。 應使C2 值大于C1 值，這樣可使上電時，加快晶振起振。 |
