|
到目前為止，有三種技術對電子工程師設計電子產品的模式產生了重大而又深遠的影響，它們是：可編程微控制器（MCU），可編程邏輯陣列和可編程模擬陣列。與采用多個分立元件及單一功能的模擬與數字集成電路組成的電子系統相比，采用可編程技術和包含可編程芯片在內的電子系統將具有更簡單的結構、更強的性能和更低的成本。而采用可編程技術也使電子工程師的智慧和想象力得到了更大的發揮，設計出來的產品智能化程度更高。 MCU自問世以來就受到電子開發工程師的青睞。由于它的可編程能力和可程序控制性能使得MCU得到廣泛使用。然而，不同的用戶根據不同的項目要求希望MCU能包含比以前更多的周邊資源來進一步降低系統成本。事實上，現今的MCU廠商大都能提供多種系列多個型號的MCU供用戶選擇。因為指令系統和硬件結構的不兼容，設計工程師花在選型上的時間已經占據整個開發時間的相當的比例。現在MCU的發展趨勢是系統在片芯片（System on Chip，SoC），它是將微處理器核和所有的周邊設備包括TIMER、PWM、ADC、DAC、UART、SPI、I2C、CAN、E2PROM、USB等等全部集成在一個芯片里，力圖能滿足所有設計工程師的需要。 可編程邏輯陣列可以整合系統設計過程中大量的邏輯運算功能，提高系統的可靠性。它已經歷了門陣列（GAL）、可編程邏輯器件（PLD）、復雜可編程邏輯器件（CPLD）和現場可編程門陣列（FPGA）四個發展階段。由于它具有高速度，高集成，高性能，并且可用VHDL和Verilog程序編程，因而得到了越來越多的應用。 可編程模擬陣列(FPAA)由多個可編程模擬模塊組成，可編程模擬模塊采用開關電容、運算放大器和多路開關有機組合并通過時鐘信號的作用，可以實現模擬信號的放大、比較、多種有源濾波和AD轉換等諸多模擬功能。目前制造現場可編程模擬陣列的公司有Anadigm和萊迪思(Lattice)等。雖然由于價格的原因FPAA還沒有被廣泛使用，但FPAA包含多個可編程模擬模塊，可以集多種模擬功能于一體，省略了許多外圍的無源元件和PCB的面積，對模擬工程師仍然具有一定的吸引力。 賽普拉斯半導體基于微處理器的PSoC，不僅具有MCU的可編程能力，還包含了部分可編程邏輯運算功能，同時也提供了可編程模擬陣列，集三種可編程能力與一體。其中的周邊數字功能（如TIMER、COUNTER、PWM、UART、SPI）由與可編程模擬陣列相對應的可編程數字陣列提供。通過對寄存器的配置或控制，三者之間可以相互作用，協調工作，是真正的可編程系統級芯片。 PSoC的功能框圖 PSoC主要由PSoC核、數字陣列、模擬陣列和附加的系統資源所組成。其中PSoC的核就是稱之為M8C的8位微處理器，以及相應的Flash存儲器、SRAM、SROM和兩個數字時鐘源。而數字陣列則包含至少一排（4個）的數字模塊，模擬陣列則包含至少一列（3個）的模擬模塊，附加的系統資源主要有數字時鐘、乘加器、抽樣濾波器、I2C、系統復位（包括POR和LVD）、開關泵、內部電壓參考和IO模擬輸入多路器。雖然PSoC 的核心是一個8 位微處理器，但因為數字陣列中的數字模塊和模擬陣列中模擬模塊的通用性和可配置性，所以PSoC不僅可以處理數字信號而且可以處理模擬信號，它又被稱作是一個具有嵌入式微控制器內核的混合信號陣列。 在PSoC的數字陣列和模擬陣列中，一個模塊或幾個模塊可以被配置成一個用戶模塊，用戶模塊的主要任務就是向設計師提供幾組能夠由其進行配置和互連的通用積木式部件，以便執行多種功能。對于大多數設計師來說，復合可編程邏輯器件（CPLD）的“宏單元”是他們所熟悉的對用戶模塊最為貼近的類比。每個單元（同樣，每個用戶模塊）都是根據核心功能來構筑的，當對其進行配置時，就會產生定制功能或板載外圍元件的最終結果。例如，用一個數字模塊可以配置一個8位的定時器或一個8位的PWM；用兩個數字模塊可以配置一個16位的PWM或一個UART，用一個模擬模塊可以配置一個放大器或一個比較器，用兩個模擬模塊可以配置一個低通濾波器或一個帶通濾波器；用一個數字模塊和一個模擬模塊可以配置一個⊿-∑ADC。PSoC的集成開發環境已經提供了幾十種常用的用戶模塊供用戶選擇。這些數字和模擬單元也可由設計師自己配置，構造用戶自己獨一無二的用戶模塊。 PSoC的內核采用哈佛（Harvard）架構，在24MHz 的頻率下具有高達4MIPS 的操作性能，并可以滿足苛刻的USB 睡眠功耗規范要求。該器件具有一個具有全面可編程性的內部CPU 時鐘，甚至在正常操作期間也可對其加以改變。它有2-32K的FLASHC程序存儲空間，128-2K的RAM，這意味著PSoC 能夠實現一個全混合信號設計，而無需任何的外部元件。PSoC 的CPU 內核允許對所有由用戶模塊配置組成的特殊功能寄存器進行存取操作。在這種場合，該內核還支持一種名為“動態重構”的概念。這一非常強大的能力使得PSoC 能夠在硬件的控制之下對其所有的用戶模塊進行全面重構，并由此獲得一個全新的“個性”和功能。該能力使得PSoC的資源得到更充分的利用，120%的資源利用率在PSoC已經成為可能。 PSoC的數字模塊 數字陣列由一個或幾個數字排組成，而一個數字排包含四個數字模塊。這四個數字模塊包括兩個基本的數字模塊（DBB）和兩個通信的數字模塊（DCB）。每一個數字模塊都可以被構造成為一個獨立的數字功能塊。其中的數字功能包括：定時器、計數器、PWM、偽隨機碼發生器（PRS）和CRC校驗。幾個數字模塊組合起來可以組成一個位數超過8位的數字功能塊。如，三個數字模塊可以構造成為一個24位的PWM。通信的數字模塊可以構造主或從的SPI和全雙工的UART。每一個數字模塊的輸入和輸出都可以通過排輸入總線或排輸出總線或排廣播總線與其他數字模塊相連。每一個數字模塊的輸入和輸出也可以經由排的輸入和輸出總線到全局的輸入和輸出總線（奇的或偶的）與任一通用的I/O口相連。排輸出總線中相鄰的兩根線可以實施任何一種硬件邏輯運算（可編程邏輯功能）。數字模塊的輸出也可以作為模擬SC模塊的時鐘同步信號提供給模擬模塊，見圖2。 數字模塊由數據通道、輸入多路器、輸出多路器、構造寄存器和相應的數據鏈路所組成，其框圖見圖3。每一個數字模塊都有7個寄存器來控制和決定它的功能和狀態。功能寄存器主要用于選擇這個模塊將要實施的功能；輸入寄存器主要用于選擇模塊所采用的時鐘源和數據源。輸出寄存器主要用于選擇模塊的輸出通路和輸出方式。數據通道包含三個數據寄存器（DR0、DR1、DR2）和一個控制寄存器，作為不同的功能塊，這些寄存器的作用也是不一樣的。當一個數字模塊被作為定時器、計數器和PWM時，DR0、DR1和DR2被分別作為周期寄存器，向下計數器和比較寄存器；而一個數字模塊被作為PRS和CRC時，DR0、DR1和DR2被分別作為多項式寄存器，移位寄存器和種子寄存器；當一個數字模塊被作為SPI和UART時，DR0、DR1和DR2被分別作為輸入緩沖器，移位寄存器周和輸出緩沖器。另外每一個數字模塊都有一個中斷屏蔽位來確定這個模塊是允許還是禁止中斷。每一個數字模塊都有一個對應的中斷向量和相應的中斷服務程序。 由于數字模塊的可構造性和可組合性，PSoC的數字模塊還可以實現其他的數字功能，如數字緩沖器、數字反向器、紅外接受器和紅外發射器等等。 PSoC的模擬模塊 PSoC的模擬陣列被設計成按列來排列。不同型號的PSoC，它的列數目是不一樣的。一般它的數目是1、2或4列。每一列有3個模擬模塊。每一列的第一個模塊被稱為連續時間的模擬模塊（ACT），而第二和第三個模塊被稱為開關電容模擬模塊（ASC）。每一列都有一個輸入時鐘多路選擇器，可以選擇的時鐘信號可以是系統的時鐘，也可以是來自數字模塊的時鐘信號，它主要用于開關電容模擬模塊，它的頻率大小可以大致確定輸入到開關電容模擬模塊的模擬信號的頻寬。每一列也都有一個模擬總線和一個比較總線，模擬總線可以將模擬模塊輸出的模擬信號路由到這一列其他模擬模塊，也可以經緩沖器輸出到I/O口。比較總線可以連接到作為比較功能的模擬模塊的輸出，比較總線經模擬LUT（帶緩沖的邏輯運算器）可以被路由到任一個數字模塊，LUT上信號的跳變也可以產生中斷，觸發中斷服務程序。通過模擬LUT，相鄰兩列比較總線也可以實施任何一種硬件邏輯運算（可編程邏輯功能）。 連續時間的模擬模塊以一個軌之軌、低漂移、低噪聲的運算放大器為核心，見圖4，在其外圍集成了多個由寄存器控制的多路選擇器和電阻網絡。通過多路選擇器可以選擇運放某一個輸入端的基準電壓，和另一個輸入端的模擬信號路由，結合多路選擇器和電阻網絡可以選擇運放的放大倍數或比較器的閥值電壓。這一個模擬模塊最基本的功能是用作可編程放大器或可編程模擬比較器，也可用作過零檢測或下一級模擬輸入的預處理。與其他模擬模塊組合可以實施更為復雜的模擬功能，如儀表放大器，信號的調制和解調等等。這個模塊還包含一個低功耗的模擬比較器，它和運放有相同的輸入和輸出，它用于在SLEEP方式時，雖然運放已經停止工作，外部事件仍然可以通過這個比較器來產生中斷喚醒PSoC。 這個模塊的輸出有三個出口，分別可以輸出到模擬總線（ABUS）、比較總線（CBUS）和本地輸出（OUT、GOUT、LOUT），本地輸出主要是用于和鄰近的模擬模塊相連。 開關電容模擬模塊又有C型的開關電容模塊（圖5）和D型的開關電容模塊（圖6）兩種類型。這兩種類型在每一模擬列各有一個。開關電容模擬模塊以一個軌之軌、低漂移、低噪聲的運算放大器為核心，在其外圍集成了多個由寄存器控制的多路選擇器和四個（D型三個）可由用戶設定的開關電容網絡。多路選擇器用于選擇模擬輸入的參考電壓和模擬輸入信號的路由以及信號和開關電容的拓撲形式。四個電容網絡中的三個Acap、Bcap和CCap位于運放的輸入端被稱為輸入開關電容網絡，而另一個電容網絡FCap則被稱為反饋開關電容網絡。輸入開關電容網絡中輸入電容的設定范圍從0到31個電容單位（每個電容單位大約為0.05pF），反饋開關電容僅可設定16和32電容單位。另外每一個模擬列都有一個分頻器將列時鐘信號4分頻產生 1和 2來控制模塊里的十多個模擬開關，使它們同步協調工作，實現諸多的模擬功能。這個模塊的輸出也有三個出口，分別可以輸出到模擬總線（ABUS）、比較總線（CBUS）和本地輸出（OUT），本地輸出主要是用于和鄰近的模擬模塊相連。 D型的開關電容模塊和C型的開關電容模塊的區別在于D型沒有CCap輸入開關電容網絡，但是它的BCap輸入開關電容網絡較C型有更大的靈活性。 基于開關電容理論的開關電容模塊可以實現放大、比較、積分、微分、AD等基本的模擬功能。而幾個開關電容模塊的組合、開關電容模塊與連續時間的模擬模塊的組合或模擬模塊與數字模塊的組合，使得PSoC對模擬和數字以及模數混合信號的處理能力變得非常強大。例如，在PSoC的集成開發環境Designer里已經可以提供的ADC用戶模塊的數量有數十個，ADC分辨率從6位到14位，轉換速度從幾個sps到50ksps，ADC的種類有SAR、增量型和⊿-∑ADC。同樣，Designer也可以提供濾波器用戶模塊，包括二階和四階的波特瓦爾茲、契比雪夫、貝塞爾濾波器，有低通、帶通和帶阻濾波器。模擬模塊已經可以實現的功能還包括DAC、采樣保持、調制解調、正弦波發生器和檢測器、DTMF發生器、FSK調制、邊帶分離等等。 PSoC功能模塊的構造 PSoC功能模塊的構造是通過配置相應的寄存器來實現的。一個數字塊有7個寄存器，而一個模擬塊有4個寄存器用來構造模塊的功能、輸入信號的選擇、輸出信號的路由并提供模塊的狀態信息。另外還有許多寄存器用于對全局的系統資源、模塊的周邊設備、多功能IO口的配置。全局的系統資源包括時鐘系統、電源管理系統、中斷及其使能、模擬參考電壓等等；模塊的周邊設備包括排的輸入和輸出總線、全局的輸入和輸出數字總線、模擬的輸入多路選擇器、模擬總線、比較總線、數字和模擬的LUT等。有兩種方式可以產生用戶所希望的功能模塊：常用的功能模塊可以從PSoC的集成開發環境Designer所提供的用戶模塊集中選擇，只要進行簡單的參數設置即可實現。模塊的調用，參數的修改，數據的采集可以直接調用Designer所提供的相應模塊的API函數；常用的功能模塊，用戶可以自行直接設置模塊寄存器的值、時鐘信號的頻率和輸入輸出的路由，生成用戶自己獨特的用戶模塊。 所謂“動態重構”的概念，是指用戶希望在不同的時候使用同一個或多個模塊實施不同的功能，可以在開始構造模塊時對同一個或多個模塊實施雙重或多重構造，程序在運行時首先使用初始構造，在運行過程中需要使用二重或其他構造時，可以先卸載正在使用的構造，隨后裝載欲使用的構造，并可反復多次來回重復使用。PSoC支持動態重構，使得PSoC的模擬和數字模塊具有一塊兩用和一塊多用的能力。較其他MCU、PSoC具有更高的資源利用率和資源分配的靈活性，系統的成本也更低。 |
