|
Analog Devices AD5422 16 bit串行輸入DAC可以設定為電壓輸出或電流輸出。為了與DAC通信并產生一個可變輸出，就需要一個數據SERDES（串行器/解串器）。不過，如果你的設計需要一個恒定的4mA輸出，可以用兩只觸發器對該器件作設定，并用一個機械式按鍵開關S1作測試（圖1）。 圖1按下并釋放S123次以后DAC產生一個4mA的連續電流輸出 AD5422的編程設定使用24 bit長的字，其高8位構成控制寄存器的地址，低16位設定DAC的輸出范圍、壓擺率步長和壓擺率時鐘（表1）。向AD5422中寫入一個24bit的 0101 ... 01形式，將其設定在同時選擇的電流區間的底部，即輸出電流腳（Pin 19）上4 mA~20 mA。AD5422內部移位寄存器的數據在每次鎖存信號（Pin 7）的低-高躍變時移入數據寄存器。在IC1上電后第23次按下并松開開關時，器件將這個不斷交替的碼序列解析為一個控制指令。該序列以后，SCLK信號可以保持為空閑（圖2）。 圖2雖然控制指令序列至少有23個時鐘的寬度但可以很容易生成交替的位格式 觸發器FF1配置為一個熟知的除2計數器，產生所需要的交替序列。手動按下并釋放按鍵開關時，就可以生成一個SCLK信號。這里必須使用一個除顫器，因為電路需要一個干凈的SCLK邏輯信號，它的電平轉換不超過數十納秒。FF2用作一個異步置位/復位觸發器，消除按鍵產生的信號顫動。 為使電路正常工作，在SCLK低-高躍變后，鎖存信號的有效低-高躍變必須出現至少13 ns。采用SN74HC74級觸發器可以滿足這個要求。IC2中FF1的Q輸出連接到IC1的SDIN輸入。SDIN輸入端的電平躍變必須預置，并在 SCLK信號的低-高躍變時保持至少5 ns時間。從AD5422的精密5V基準可以獲得IC1輸出端FAULT（Pin 3）的上拉電阻和IC2的5V電源電壓。當IC1的漏極開路FAULT輸出有效時，在初始狀態、給IC1控制字時鐘或故障狀態時會由于負載而出現微小的電流浪涌。所幸，輸出電流（Pin 19）尚未流動，否則過熱條件或過大負載電阻會從外部破壞這一電流的精度。無論哪種情況，內部基準源的外部加載（不超過數十秒時間的微安級）都不會損及基準源的精度。 表1控制指令各位的作用 通過在IOUT腳與地之間連接一只100Ω高精度電阻，并產生23個時鐘脈沖，可以測出這只電阻上的一個0.400xV電壓，其中x≤4，確認這是4 mA的高精度恒定電流。IC1的實際全量程誤差遠小于其保證的±0.3%滿量程誤差最差值（參考文獻1）。 因此，必須將獲得的4 mA電流相對誤差（該值不大于0.1%）除以4，因為電流的標尺是20 mA–4 mA="16" mA。于是，這種情況下DAC的全量程總誤差就小于0.1%/4，即0.025%。采用單片DAC構建的恒流源，可以得到高的分辨率和可忽略不計的溫度敏感度，能抵抗電源電壓波動，并且有高的初始精度。電流輸出DAC亦有數十兆歐的輸出電阻。 電路使用S1產生只用于測試目的的SCLK信號。對于移動電源應用，可以采用一個頻率高達200 kHz的自由時鐘�？梢詮腁D5422的DVCC腳為FAULT輸出的上拉電阻和IC2供電。 |
