国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

基于FPGA的視頻傳輸流發送系統設計方案

發布時間:2010-11-8 15:08    發布者:eetech
關鍵詞: FPGA , 傳輸流 , 發送系統 , 視頻
1 引言

在目前的廣播電視系統中ASI接口是使用非常廣泛的一種接口形式,該接口隨同SPI一起被歐洲電信標準化協會(ETSI)制訂,以使不同廠家生產的MPEG2單元可以方便地進行互聯。本設計方案以FPGA為核心器件,制作出了SPI-ASI接口轉換器。這套方案成本較低,利用FPGA的可編程性,硬件的升級較容易。

2 系統結構和功能分析

2.1 DVB-ASI介紹

一般的Mpeg2編碼器的輸出和解碼器的輸入都是標準的并行11位信號,處理簡單而且擴展性強,符合SPI(Synchronous Parallel InteRFace)信號接口。傳輸SPI信號,在傳輸鏈路上是LVDS技術和25根管腳連接的,因此具有連線多、復雜,傳輸距離短,容易出現錯誤等缺點,而且,SPI的熱插拔性能也較差。

ASI是個串行傳輸協議,TS流以串行的方式傳輸,為了保證接收端能正確恢復出TS流DATA數據,發送端需要插入同步字K28.5。ASI協議中沒有PSYNC、DVALID和CLOCK信息,因此,在接收端需要根據TS流的同步字節0x47,由外部邏輯合成這3個信號。

ASI傳輸流可以發送不同數據速率的Mpeg2數據,但傳輸速率恒定,為270Mbps。因此ASI可以發送和接收不同速率的Mpeg2數據。ASI傳輸系統使用分層結構描述,最高層、第2層使用MPEG-2標準ISO/IEC 13818-1,第0層和第1層是基于ISO/IEO CD 14165-1的FC纖維信道。FC支持多種物理傳輸媒介,本方案選用同軸電纜傳輸。

2.2 DVB-ASI信號發送系統結構

為了在編、解碼器和傳輸設備之間能正確傳遞數據,本方案以FPGA(Altera公司的EP1C6T144C8)為核心器件,在SPI和ASI信號之間進行轉換。原理如圖1所示。其中,27MHz時鐘作為系統時鐘,為FIFO、8B10B編碼和并串轉換提供時鐘源信號。由于SPI接口采用LVDS電平傳輸數據,從DB25-F頭輸入的并行信號,首先需要進行LVDS->TTL電平轉換,得到SPI接口定義的DATA、PSYNC、DVALID和CLOCK并行信號。丟棄PSYNC和DVALID信號,將DATA和CLOCK信號直接連接到FIFO的輸入端。外部邏輯控制著FIFO的讀,從FIFO讀出的數據送給8B10B編碼模塊進行編碼轉換,并以270Mbps的速率輸出串行數據。其中,270MHz時鐘由27MHz系統時鐘通過鎖相環產生。串行信號電氣特性為差分的PECL電平,經過1:1的變壓器隔離后,由BNC頭輸出。





圖 1 SPI轉ASI模塊原理圖

FIFO的寫入時鐘即為TS流的字節時鐘CLOCK,而讀出時鐘為固定值27MHz。采用不同的FIFO讀邏輯,可以產生突發或連續兩種ASI輸出模式。本方案中,FIFO、FIFO的讀寫控制邏輯、8B10B編碼以及并串轉換均由FPGA 實現,ASI輸出為突發模式。

在ASI的編碼過程中,只需將MPEG2的八位數據和一位TS碼率傳輸時鐘輸入到FPGA。在本方案中,TS格式為188個字節,因此數據有效信號DVALID一直為高,FPGA忽略這個信號,只管接收TS碼流數據,而不用關心TS碼流的同步頭。PSYNC幀同步信號則作為FIFO讀入的控制信號。FPGA將接收到的數據以TS碼率時鐘寫入FIFO,當FIFO半滿時,FPGA接收到FIFO的半滿信號,然后FIFO控制邏輯發出FIFO可讀信號,編碼模塊以以27Mbps讀取FIFO中的數據;當計數器計數到編碼模塊讀取了一定數量(188個讀FIFO信號周期)的FIFO數據,則發送FIFO不可讀信號,防止FIFO讀空。

在FIFO不可讀時,向ASI碼流中填充K28.5以維持270Mbps的固定傳輸速率。最后串行數據經過驅動就可用同軸電纜傳送出去。本方案中,K28.5的插入方法選擇在每個傳輸包前必須有至少兩個同步字(K28.5字符),這符合ASI的傳輸規定。           

3 系統各結構的實現方法

3.1 信號輸入

在ASI的編碼過程中,只需將Mpeg2傳輸流的八位數據和一位TS碼率傳輸時鐘輸入到FPGA。在本方案中,TS數據通過富士通的專用ASIC芯片MB86391產生。由于控制MB86391產生的TS格式為188個字節,因此數據有效信號DVALID一直為高,FPGA忽略這個信號,只管接收碼流數據,而不用關心TS碼流的同步頭。PSYNC幀同步信號也一樣忽略,只是需要從幀同步信號拉高開始,FPGA將接收到的數據以TS碼率時鐘寫入FIFO。

3.2 FIFO模塊

FPGA在搜索到188字節包長的包頭0x47后開始將數據寫入FIFO,同時監測FIFO的半滿信號HF, 若半滿則將FIFO的讀使能信號抬高, 而此時從FIFO讀出數據給8B/10B編碼模塊完成編碼。讀數據時,由FPGA對FIFO的讀信號的時鐘脈沖計數,計到188個后,將FIFO的讀使能拉低,并判斷FIFO是否半滿。此時FPGA將不再發出讀FIFO信號, 而是在每個時鐘的上升沿插入一個K28.5同步字, 待發現FIFO半滿信號HF出現后, 再次將FIFO的讀使能抬高,并保持188個讀FIFO信號周期,如此反復。由于FPGA時鐘引腳接一個27MHz的外部時鐘, 而在每個時鐘的上升沿, 不是輸出正常數據就是同步字, 所以不管FIFO是否有數據提供給后端的8B/10B編碼器,FPGA最終都將送出固定的270Mbps的串行數據,構成DVB-ASI的標準數據格式。

3.3 8B/10B編碼模塊

8B/10B編碼模塊是ASI接口轉換的核心之一。DVB-ASI數據編碼層的傳輸規約包括串行編碼規則、專用字符和差錯控制。它采用DC平衡的8B/10B傳輸碼。這種碼把每一個8bit數據字節變換成符合直流平衡特性的10bit碼字。這種碼通過無效傳輸碼點和“運行”的不均衡性來提供差錯校驗。作為超出對數據字節進行編碼需要的額外碼點,規定了專用字符。

系統以字節同步的方式接收MPEG-2傳送包,接收的參考時鐘是采用固定的27MHz的時鐘頻率。接著,對字節進行8B/10B編碼,對出現的每一個8bit字節產生一個10bit的字,使這些10bit字通過以固定輸出比特率270Mbps工作的并/串轉換。

將8B/10B編碼劃分為3個模塊實現,較好地反映了8B/10B編碼的特點,實現流程清楚,容易編寫代碼。具體實現步驟為: ① 判斷是特殊字符還是數據; ② 若是特殊字符(3B4B),根據RD極性直接取值; ③ 若是數據,根據RD極性和前一個10bit模塊的編碼情況確定當前6 bit的取值; ④ 根據當前6 bit編碼值確定當前4 bit的編碼取值。⑤ 將當前6 bit編碼和當前4bit編碼組成當前10bit編碼輸出。

3.4 并串轉換模塊

在完成8B10B編碼以后,將信號送至并串轉換模塊轉換為串行數據流,通過270MHz時鐘將串行信號送出,ASI接口采用兩線差分方式進行串行數據傳輸。      

4 測試結果

首先對ASI發送系統進行功能仿真,仿真平臺為ModelSim6.0,本設計中,ASI發送系統的輸入輸出的仿真波形如下圖所示:





圖 2 ASI發送系統的仿真波形

仿真結果表明,輸入信號與編碼信號之間順序相差一個碼元周期,輸出抖動被完全消除。
本文中的ASI接口測試由Honeywell公司的攝像頭、自行研制的MPEG2編碼板(視頻壓縮芯片為MB86391)、MPEG2解碼器、顯示器構成,如圖3所示。





圖 3 系統組成

ASI發送測試為:Honeywell公司的攝像頭和自行研制的MPEG2編碼板輸出符合MPEG2標準的TS流,通過標準SPI口送給本文的ASI轉換系統的SPI輸入,而經SPI到ASI的轉換,通過BNC接頭的有線電纜送給解碼器的ASI口輸入,解碼后的視頻輸出送給顯示器,連續播放數十小時,圖像清晰且顯示正常無誤。

實驗結果證明,采用本文方法設計的ASI發送系統,符合標準ASI接口規范,能有效可靠的實現SPI-ASI的編碼功能和高速串行數據流的發送功能。

5 結語

本文作者創新點: 在分析ASI發送系統機理的基礎之上,提出一種使用FPGA完成ASI發送系統的實現方案,并使用VHDL語言在Altara的FPGA上實現了硬件電路,仿真結果和實際測試完全正確。該方案層次分明、結構簡潔、編碼速度快、輸出抖動小,與現有的使用專用芯片CY7B923的方法相比,具有更大的靈活性,為高速ASI數傳的應用前端提供了條件。
本文地址:http://www.qingdxww.cn/thread-37434-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • 想要避免發生災難,就用MPLAB SiC電源仿真器!
  • 我們是Microchip
  • 利用模擬開發工具生態系統進行安全電路設計
  • Cortex-M4外設 —— TC&TCC結合事件系統&DMA優化任務培訓教程
  • 貿澤電子(Mouser)專區

相關在線工具

相關視頻

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表
主站蜘蛛池模板: eeuss国产一区二区三区 | 日韩一区二区在线免费观看 | 97在线观看免费版 | 日韩不卡在线播放 | 国产精品国产三级国产爱网 | 女人张开腿让男人桶免费最新 | 天堂网最新 | 国产精品日韩一区二区三区 | 99热这里只有精 | 四虎影院最新地址 | 伊人久久婷婷 | 色yeye在线观看 | 免费色网站 | 成都4片p完整版视频在线观看 | 亚洲自拍偷拍专区 | 精品国产精品 | 成人免费黄网站 | 麻豆免费传媒视频在线 | 日本不卡中文字幕 | 久操久操 | 色视频在线观看网站 | 日韩在线看免费高清完整版 | 日韩一区二区三区四区区区 | 国产精品一区二区欧美视频 | 亚洲欧美网 | 日韩黄色一级毛片 | 扒开粉嫩进进出出 | 日本中文字幕不卡在线一区二区 | 绿巨人香蕉草莓丝瓜茄子番茄在线 | 国产一级片视频 | tube8美国xxxx| 亚洲国产高清人在线 | 久草青青 | 女人18片免费视频网站 | 欧美h片在线观看 | 亚洲国产成人综合精品2020 | 东台人才招聘网最新招聘2023 | 精品国产高清久久久久久小说 | 国产精品久久永久免费 | 一及毛片 | 久久久久国产成人精品亚洲午夜 |