国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

用VHDL設計專用串行通信芯片

發布時間:2010-11-8 15:33    發布者:eetech
關鍵詞: VHDL , 串行通信 , 芯片
在通信系統中,通信芯片是整個硬件平臺的基礎,它不僅完成OSI物理層中的數據發送和接收,還能根據傳輸方式和協議的不同實現不同的數據校驗方式及數據組幀格式。

目前,許多廠商都提供通用的串行通信芯片,其傳輸方式分為同步方式和異步方式。其中,異步芯片大多與INTEL的8250芯片兼容;而同步方式,由于一般涉及到所支持的傳輸協議(BSC、HDLC、SDLC等),所以當用戶要求應用特定的同步傳輸協議時,往往需要設計專用的SRT(同步收發器)。以前,大多采用通用的邏輯元器件進行設計,這導致了設計和調試過程冗長、系統穩定性不高,非常不便。如今,隨著以FPGACPLD為代表的可編程ASIC技術的日趨成熟和完善,用戶完全可以根據自己的要求,以EDA技術作為開發手段,用一塊FPGA或CPLD設計出符合自己需要的芯片。本文以開發統計時分復用器中的專用同步收發芯片為例,介紹整個芯片的開發流程。

1 統計時分復用器系統功能及模塊組成

統計時分復用器完成7路異步數據和1路同步數據的復接工作,其功能框圖如圖1所示,同步串口傳輸協議如圖2所示。由于傳輸距離較近且路數不多,功能相對簡單。出于系統功耗和成本的考慮,將這個專用的SRT和整個接口控制單元集成到一塊CPLD(XC95144)中。









2 CPLD內部功能框圖及設計

CPLD 內部結構主要由接口控制單元和SRT組成,這里主要介紹一下SRT的結構和功能模塊(見圖3)。由于選用的UART(通用異步收發器)與INS8250兼容,為簡化主控單元訪問外部通信芯片的程序的編寫,統一操作流程,在SRT的設計上盡量模仿INS8250的結構。





本設計采用模塊化設計。按功能將SRT內部結構發分為5個模塊,每一個模塊對應一個VHDL的設計文件。這樣設計的好處是有利于各功能模塊的編寫和調試,從而降低了整個SRT的調試難度,提高了軟件的可維護性及可讀性。下面給出各個設計文件的外功能簡介(對于其中幾個重要的模塊還列出了端口描述和部分實現代碼):

(1)SRTCRTL.VHD

SRTCRTL.VHD 作為SRT的控制模塊,負責地址譯碼,當片選信號有效時將數據線上的數據寫入相應的寄存器。SRT芯片內部共設有接收緩存器、發送保持器、線路控制寄存器、除數寄存器(高低8位各1個)、自環控制寄存器等6個控制寄存器,每個寄存器都被分配了1個地址,通過對相應地址進行讀寫,CPU可完成數據發送、接收、自環及芯片參數設置等操作。

(2)LOOP.VHD

本模塊的功能是根據用戶的指令,對芯片本身功能進行測試。用戶首先將芯片設置為自環狀態,使芯片內部發送數據線與直接接收數據線短接;再通過向發送保持器寫入特定的數據,與接收緩存器中讀出的數據進行比較,看兩者是否相同,用戶即可判斷芯片是否工作正常。

(3)CLKGEN.VHD

CLKGEN.VHD是波特率發生器模塊,用來產生發送同步的時鐘信號doclk。它將除數寄存器高低各8位共16位數據作為除數,對外部2MHz的時鐘源進行分頻。用戶可通過修改除數寄存器的值動態地改變數據傳輸速率,因此操作方便、靈活。

(4)RBR.VHD

RR.VHD作為整個芯片的接收模塊,其中包括接收緩存器、接收數據同步、串/并轉換。

端口描述如下:





當接收緩存器中無數據時,ren信號有效,通知發送方傳數據。然后根據dilck對di信號采樣,一旦緩存器滿,ren無效,dr有效,通知CPU讀數。         

仿真波形如圖4所示。部分代碼如下:









(5)WTHR.VHD

WTHR.VHD作為整個芯片的發送模塊,其中包括發送保持器、并/串轉換。

端口描述如下:





當發送保持器無數據時,thre信號有效,通知CPU可寫。一旦CPU寫入數據且sen有效,便根據波特率發生器產生的sclk信號將數據并/串轉換,并通過dout和clkout將串行數據和同步時鐘發送。

仿真波形如圖5。部分實現代碼如下:









3 實現難點及使用VHDL應注意的一些問題

由于VHDL語言是描述硬件行為的,相對其它開發軟件的高級語言而言,在編程過程中有一些特殊性,所以經常會出現語法正確但無法綜合的問題。其原因多半因為編程者對硬件內部的工作原理了解不夠,寫出的代碼硬件無法實現。通過這塊芯片的設計,在此總結出一些應注意的問題,供大家參考:

(1)在一個進程中只允許一個信號上升沿作為觸發條件。

(2)信號值改變后要經過一個小的延時才能生效,同個信號不能在多個進程中賦值(因為多個信號源不能同時對同一個信號驅動)。

(3)時序電路和組合電路最好不要在同一個進程中,以免費資源。

(4)一個功能模塊最好按上升沿信號分多個進程完成,各進程間用信號聯系。


(5)同一個信號在進程中的值改變后,要注意該值改變前后該進程中其它變量的變化,避免邏輯死鎖。

(6)在順序語句中,注意信號因賦值后需延時改變而與變量的不同。

(7)設計雙向三態數據線時,內部數據線最好讀寫分開。與外部結合時,不同讀數據線之間,讀寫數據線之間應使用三態門,且由讀信號控制。

本設計由于采用了VHDL語言作為輸入方式并細合可編程邏輯門陣列CPLD,大大縮短了設計周期,提高了設計的可靠性、靈活性,使用戶可根據自己的需求,方便、高效地設計出適合的串行通信芯片。
本文地址:http://www.qingdxww.cn/thread-37512-1-1.html     【打印本頁】

本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
您需要登錄后才可以發表評論 登錄 | 立即注冊

廠商推薦

  • Microchip視頻專區
  • 利用模擬開發工具生態系統進行安全電路設計
  • 深度體驗Microchip自動輔助駕駛應用方案——2025巡展開啟報名!
  • 想要避免發生災難,就用MPLAB SiC電源仿真器!
  • 你仿真過嗎?使用免費的MPLAB Mindi模擬仿真器降低設計風險
  • 貿澤電子(Mouser)專區

相關在線工具

相關視頻

關于我們  -  服務條款  -  使用指南  -  站點地圖  -  友情鏈接  -  聯系我們
電子工程網 © 版權所有   京ICP備16069177號 | 京公網安備11010502021702
快速回復 返回頂部 返回列表
主站蜘蛛池模板: 2021久久最新国产精品 | 好吊色青青青国产综合在线观看 | 日本黄色一级网站 | 久久夜色精品国产 | 四虎在线网址入口2022 | 91在线视频免费91 | 天堂在线看 | 手机看片国产日韩 | 欧美性一级交视频 | 和阿同居的日子在线3 | 97在线视频免费播放 | 一级待一黄aaa大片在线还看 | 日日噜夜夜噜 | 亚洲一色| 日本www色视频成人免费 | a天堂影院| 亚欧洲精品在线视频免费观看 | 免费日本在线视频 | www.日韩.com | 久久青青草原 | 久久精品视频99精品视频150 | 美女的隐私免费看无遮挡 | ye321夜色资源网站 | 狠狠的日视频 | 日韩一级片在线观看 | 综合网五月| 三级大片免费看 | 日韩精品高清自在线 | 四虎永久在线观看 | 国产偷国产偷亚洲高清在线 | 亚洲日日做天天做日日谢 | 日本免费人成黄页在线观看视频 | 2019国产精品 | 国产精品国产三级国产an不卡 | 日本一区二区三区在线播放 | 亚洲国产成人九九综合 | 色综合视频 | 欧美性福 | 国产福利在线观看一区二区 | 国模啪啪一区二区三区 | 欧美一级日韩一级 |