|
四通道可編程數字下變頻器HSP50216及其在軟件無線電中的應用 1 引言 軟件無線電起源于美國國防部的易通話（speakeasy）戰術通信系統墳墓。隨著數字技術和微電子技術的迅速發展，數字信號處理器（DSP）以及通用可編程器FPGA的運算能力和處理速度的成倍提高，而價格卻顯著下降。同時，現代無線電系統的越來越多的功能可以由軟件實現，也大大推動了軟件無線電發展。 理想的軟件無線電可直接在射頻上進行A/D、D/A變換，這就要求A/D、D/A變換必須具有足夠高的采樣速率。根據Nyquist采用定理，要不失真的反映信號特征，采樣頻率fs至少應是模擬信號帶寬Wa的兩倍。為保證性能，在實際應用中經常采用fs＞2.5Wa的過采樣處理。如果直接在 3000MHz的頻率上對信號進行A/D變換，則A/D器件的采樣速率至少應為7500MSPS（每秒百萬樣值）。但是，當前技術比較成熟的常用A/D器件的采樣速率一般只有幾十MSPS，高的也只能達到幾百MSPS，遠遠不能滿足設計需要。現階段研制開發的軟件無線電臺都是在中頻上進行A/D和D/A變換，中頻一般選定在10MHz～100MHz。在目前的軟件無線收機中，A/D通常直接采樣的模擬中頻信號，其輸出的高速數字信號經數字下變頻器的變頻、抽取和低通濾波之后變成低速基帶信號以供后續的DSP作進一步處理。對于多通道的軟件無線電接收機而言，采用Intersil公司最新推出的多通道可編程數字下變頻器集成芯片HSP50216是一種很好的選擇。該芯片的主要特點如下： ●輸入信號速率達70MSPS； ●具有四個獨立可編程的下變頻器通道； ●具有四個定點或浮點模式的16-bit并行輸入通道； ●帶有32-bit可編程載頻數控振蕩器（NCO）； ●全部處理過程的無虛假信號動態范圍（SFDR）大于115dB； ●抽取因子范圍為8～65536； ●含有24-bit內部數據通道； ●內含增益容限可達96dB的數字AGC； ●具有多種濾波器功能（其中包括：1到5級CIC濾波器、半帶抽取與插入FIR濾波器、可編程FIR濾波器和重采樣FIR濾波器）； ●可通過串聯濾波獲得附加帶寬； ●具有四個獨立的串行輸出通道； ●采用3.3V電壓工作。 2 內部結構及工作機理 HSP50216 是一個四通道的數字接收機集成芯片，它具有很大的動態范圍和靈活性。在四個通道中，每一個通道都是由有端的載頻數控振蕩器（NCO）、數字混頻器和級聯積分梳狀濾波器CIC以及后端的FIR濾波器、AGC和直角坐標到極坐標轉換器構成。四個通道中的每個通道的參數都可以獨立通過微處理器進行編程。圖1是 HSP50216的內部功能框圖。圖中，A（15：0），B（15：0），C（15：0）和D（15：0）分別為四種并行的數據輸入總線。SdxA、 SDxB、SDxC和CDxD為四對串行數據輸出線。每一個輸入都可以連接到任意一個或所有的內部信號處理通道中去。每一個通道的輸出都可以接到任何一個串行輸出端。如果多路通道是同步的，那么這些通道可以復用到一個共同的輸出端。四個通道共用同一個輸入時鐘和同一個串行輸出時鐘。但是輸出信號速率既可以是同步的也可以是異步的。位于前端和后端之間的總線多路轉換器可以后端串聯的濾波器提供路由，或者為多相濾波提供從一個前端至多個后端的路由。電平檢測器把每一條并行數據輸入總線上的信號電平提供給監控器，從而使得微處理器增益控制優于A/D轉換器。 每個通道的前端部分都包括有正交數控振蕩器（NCO）、數字混頻器、桶形移位寄存器和級聯積分梳狀濾波器（CIC）。NCO具有32-bit頻率控制字，可用于信道的分選和載波跟蹤，基頻率分辨率可達16.3MHz（輸入信號速率為70MSPS）。NCO的無虛假信號動態范圍（SFDR）大于115dB。桶形移位寄存器可提供介于2 -45到2 -14之間的增益以防止CIC的溢出。CIC濾波器的級數介于1到5級之間并且是可編程，同時，CIC的抽取因子也是可編程的，第5級的抽取因子為5到 512，第4級的抽取因子為4至2048，第3級的抽取因子為4到32768，第1級和第二級的抽取因子為4到65536。 每個通道的后端部分包括有FIR處理模塊，AGC和直角坐標到極坐標轉換器，FIR處理模塊是一個靈活的濾波器計算機，它可用于單一或一組串行抽取的濾波，單一濾波器的階數可達256階，一級串行抽取濾波器的總階數可達384階。濾波器計算機支持像抽取、重采樣、內插等各種類型的濾波器。可編程的數字濾波器系數的寬度為22-bit，ROM中提供析此系數可用于幾種半帶濾波器響應或重采樣器。而AGC部分則可提供增益高達96dB的固定或自動增益控制。自動增益控制具有兩種設置模式和兩級環增益。AGC環使用的直角坐標到極坐標的轉換器輸出也可以用于AM或FM解調。 HSP50216支持定點和浮點并行輸入模式，其輸出結果可在4-bit定點到32-bit浮點中選取，并可處理器接口進行編程。另外，所有被同步通道輸出數據可都通過微處理器接口來讀取。 HSP50216各引腳功能如下： VCC：3.3V電源電壓端； GND：電源地； A（15：0），B（15：0），C（15：0）：分別為并行數據輸入總線A、B和C。當EAIN為低時，在時鐘的上升沿采樣。 D15～D0：并行數據輸入端。從D15～D0，每連續四個端口一組共四組可分別作為調諧器通道A、B、C、D的載償輸入COF、載頻補償同步輸入COFSync、重采樣頻率補償輸入SOF和其同步輸入SOFSync端； ENIA～ENID：分別為并行數據輸入總線A、B、C、D的輸入使能端，低電平有效； CLK：輸入時鐘； SYNCI/CO：分別為同步輸入/輸出信號； RESET：復位端； SD1A～D：分別為串行數據輸出1的A～D； SD2A～D：分別為串行數據輸出2的A～D； SCLK：串行輸出時鐘； SYCNA～D：分別為串行數據輸出1的A～D同步信號； P（15：0）：微處理器接口數據總線； ADD（2：0）：微處理器接口地址總線； WR或DSTRB：微處理器接口寫或數據選通信號； RD或RD/WR：微處理器接口讀信號； ΜPMODE：微處理器接口模式控制； CE：微處理器接口片選； INTRPT：微處理器中斷信號。 3 HSP50216在軟件無線電中的應用 HSP50216 的最大特點是通過靈活的編程獲得多樣性的功能，可用于各種用途的電子信息接收系統，特別是用于多通道的軟件無線電接收機。圖2給出了一個實用的四通道軟件無線電接收機的應用系統框圖。該軟件無線電接收機的硬件結構分為兩部分，即從射頻到中頻的模擬部分和AD之后的數字部分。當電臺在接收時，射頻信號首先經過前端的接收和混頻器后被轉換到固定的中頻，其中本地的載波頻率相位以及有關的濾波器特性可由DSP來設定調整，以便適用不同的通信系統。每個通道的模擬中頻信號通過A/D轉換器AD9042后變為數字信號，然后再把每個通道的數字的數字信號送給HSP50216以將數字信號的載波頻率進一步降低，并對輸入信號進行抽取，因為這樣可在允許的限度內減少信號數據的數量，便于被后面的DSP處理模塊進行處理。由于運算量較大，可選用兩片或更多浮點數據信號處理器TMS320C40進行各種處理，如信號檢測、數字濾波、放大、解調和協議控制等。解調后的數字信號經D/A轉換器AD9712B轉換成模擬信號，這樣即可完成電臺的接收功能。 |
