|
1 引 言 在當(dāng)今普遍使用的手持式移動(dòng)設(shè)備中，如何降低嵌入式系統(tǒng)的功耗、延長電池使用的時(shí)間等問題一直是困擾開發(fā)人員的一個(gè)難題。大量的功耗不僅導(dǎo)致移動(dòng)設(shè)備的待機(jī)時(shí)間縮短，還會(huì)導(dǎo)致芯片熱量增加，降低可靠性，而且也會(huì)增加散熱系統(tǒng)的成本。待機(jī)時(shí)間問題雖然可以通過提高電池容量解決，但實(shí)際情況是嵌入式系統(tǒng)的功耗增長超過電池技術(shù)的發(fā)展，因此單純依靠電池技術(shù)的發(fā)展是不可能在短期內(nèi)解決現(xiàn)在正遇到的功耗問題。 CMOS邏輯電路被認(rèn)為是現(xiàn)今最通用的大規(guī)模集成電路技術(shù)，因?yàn)镃MOS可以高度集成，并具有低功耗、輸入電流小等特性，而且從理論上，理想的CMOS電路的靜態(tài)功耗可以認(rèn)為是零，是一種“理想”的邏輯器件。但實(shí)際的CMOS器件依然需要消耗功率，而且頻率越高，消耗的動(dòng)態(tài)功耗越高。雖然芯片的封裝、使用散熱片和風(fēng)扇能夠散掉芯片和系統(tǒng)所產(chǎn)生的熱量，然而隨著芯片和系統(tǒng)尺寸持續(xù)地增加，要提供充分的散熱就必須付出更多的代價(jià)，而且系統(tǒng)的尺寸也會(huì)增加，散熱系統(tǒng)的機(jī)械部分也會(huì)降低系統(tǒng)的可靠性。 嵌入式系統(tǒng)由硬件和軟件共同組成，因此降低嵌入式系統(tǒng)功耗的方法也有硬件方法和軟件方法。本文以移植到凌陽16位處理器μ′nSPTM上的嵌入式實(shí)時(shí)操作系統(tǒng)μCOS-Ⅱ?yàn)槔褂昧桕柟咎峁┑腟PCE061A開發(fā)板，討論如何利用μCOS-Ⅱ給出的內(nèi)核擴(kuò)展接口，實(shí)現(xiàn)一個(gè)低功耗的嵌入式系統(tǒng)。 2 嵌入式系統(tǒng)的功耗 嵌入式系統(tǒng)的平均功耗和電池容量共同決定待機(jī)時(shí)間，平均功耗越小、電池容量越大則待機(jī)時(shí)間越長。而嵌入式系統(tǒng)的功耗可以分為靜態(tài)功耗和動(dòng)態(tài)功耗，靜態(tài)功耗是由CMOS電路的漏電流形成，現(xiàn)在的技術(shù)已經(jīng)使漏電流減少到盡可能小，因此靜態(tài)功耗一般占總功耗的比例很小；動(dòng)態(tài)功耗是由CMOS電路的分布電容充放電形成，該功耗占總功耗的比例很大，因此也是主要的研究對(duì)象。動(dòng)態(tài)功耗的大小可由式PD=CL×VDD2×f表示，CL是CMOS電路的分布電容，與芯片尺寸和工藝有關(guān)；VDD是電源電壓；f是系統(tǒng)的工作頻率，降低工作頻率有助于降低系統(tǒng)功耗，但會(huì)使系統(tǒng)工作速度下降。 由上述分析可知，降低嵌入式系統(tǒng)的功耗主要有兩種途徑。第一種是動(dòng)態(tài)頻率調(diào)節(jié)(DFS)，它可以改變不同電壓域上的時(shí)鐘頻率。雖然這種方法可以消除空閑等待的時(shí)間，但是卻不能減少能量的消耗。比如將一個(gè)任務(wù)以通常情況的一半頻率來運(yùn)行，意味著完成這個(gè)任務(wù)要通常的兩倍時(shí)間。DFS有用的地方在于，它可以降低峰值功耗。第二種方式是動(dòng)態(tài)地電壓和頻率調(diào)節(jié)(DVFS)。DVFS是建立在DFS基礎(chǔ)之上的，它既要降低頻率，又要降低電壓。由于電壓對(duì)動(dòng)態(tài)功耗二次方的關(guān)系，DVFS確實(shí)能將能量的消耗節(jié)省下來。為此ARM公司的Faisal M．Goriawalla先生提出IEM(智能能量管理)方案，該方案采用步進(jìn)策略、前瞻策略或平均數(shù)策略等算法調(diào)節(jié)系統(tǒng)的頻率和電壓，對(duì)于最終產(chǎn)品來說，則可以節(jié)省15％～20％的能量消耗(來源于ARM公司OEM合作伙伴的數(shù)據(jù))。 3 實(shí)時(shí)操作系統(tǒng)μCOS-Ⅱ和凌陽處理器μ′nSPTM簡介 μCOS-Ⅱ是一個(gè)簡單、高效的嵌入式實(shí)時(shí)操作系統(tǒng)內(nèi)核，具有可搶占的實(shí)時(shí)多任務(wù)調(diào)度系統(tǒng)功能。μCOS-Ⅱ提供很多系統(tǒng)服務(wù)，例如郵箱、消息隊(duì)列、信號(hào)量、塊大小固定的內(nèi)存的申請與釋放、時(shí)間相關(guān)函數(shù)等。μCOS-Ⅱ2．5版本支持64個(gè)任務(wù)，每個(gè)任務(wù)一個(gè)特定的優(yōu)先級(jí)。優(yōu)先級(jí)越高，數(shù)字越小。系統(tǒng)占用了8個(gè)任務(wù)，保留優(yōu)先級(jí)為0，1，2，3，OS LOWEST_PRIO-3，OS_LOWEST_PRIO_2，OS_LOWEST_PRIO_1，OS_LOWEST_PRIO_0。 凌陽16位處理器μ′nSPTM被廣泛應(yīng)用在家用電器控制器、儀器儀表、工業(yè)控制、娛樂和語音控制等場合。在功耗控制方面，μ′nSPTM采用CMOS制造工藝，同時(shí)增加了軟件激發(fā)的弱振方式、空閑方式和掉電方式，極大地降低了其功耗。可以通過對(duì)P SystemClock的設(shè)置進(jìn)行選擇CPU的時(shí)鐘可以在O．32～49．152 MHz范圍內(nèi)可編程調(diào)節(jié)。當(dāng)系統(tǒng)處于備用狀態(tài)下(時(shí)鐘處于停止?fàn)顟B(tài))，耗電僅為2μA@3．6 V。μ′nSPTM處理器滿足μCOS-Ⅱ?qū)崟r(shí)操作系統(tǒng)移植的條件。 凌陽16位處理器μ′nSPTM的時(shí)鐘有多種選擇。系統(tǒng)采用32 768 Hz的實(shí)時(shí)時(shí)鐘，實(shí)時(shí)時(shí)鐘經(jīng)過PLL倍頻電路以后，產(chǎn)生系統(tǒng)時(shí)鐘頻率FOSC，F(xiàn)OSC再經(jīng)過分頻得到CPU時(shí)鐘頻率。其工作原理如圖1所示。 
由圖1可知：μ′nSPTM的時(shí)鐘有多種選擇，從O．32～49．152 MHz范圍內(nèi)可編程調(diào)節(jié)，另外還可以關(guān)閉32 768 Hz實(shí)時(shí)時(shí)鐘進(jìn)入睡眠狀態(tài)。在3．6 V電源電壓下，處理器的工作電流見表1。 4 μCOS-Ⅱ?qū)崿F(xiàn)低功耗的原理 μCOS-Ⅱ總是運(yùn)行進(jìn)入就緒狀態(tài)的優(yōu)先級(jí)最高的任務(wù)。一旦優(yōu)先級(jí)高的任務(wù)進(jìn)入就緒態(tài)，就可以將CPU從低優(yōu)先級(jí)任務(wù)中搶過來。在μCOS-Ⅱ初始化時(shí)，會(huì)建立一個(gè)優(yōu)先級(jí)最低的任務(wù)——空閑任務(wù)，在沒有任務(wù)進(jìn)入就緒態(tài)的時(shí)候，空閑任務(wù)就會(huì)開始運(yùn)行。空閑任務(wù)會(huì)調(diào)用一個(gè)函數(shù)——OSTaskIdleHook()。這是留給用戶使用的內(nèi)核擴(kuò)展接口。空閑任務(wù)實(shí)際上并沒有什么事情可做，只是一個(gè)等待中斷的無限循環(huán)。因此用戶可以利用OSTaskIdleHook()，降低或者關(guān)閉系統(tǒng)時(shí)鐘，使CPU進(jìn)入低功耗模式。在實(shí)際的測試中，可修改文件OS_CPU_A．ASM，添加控制實(shí)時(shí)時(shí)鐘的例程，然后在應(yīng)用程序或函數(shù)OSTaskIdleHook()中調(diào)用，這樣更便于程序閱讀。 在本文中采用的具體方法有兩種： 方案一：系統(tǒng)在空閑狀態(tài)下關(guān)閉實(shí)時(shí)時(shí)鐘，進(jìn)入低功耗狀態(tài)。但這種方法會(huì)使操作系統(tǒng)停止運(yùn)行而無法進(jìn)行任務(wù)調(diào)度，故需要定時(shí)器周期性地喚醒CPU。CPU被喚醒之后重新判斷是否有任務(wù)處于就緒態(tài)，如果有就執(zhí)行該任務(wù)；如果沒有則再次進(jìn)入空閑狀態(tài)并關(guān)閉實(shí)時(shí)時(shí)鐘進(jìn)入低功耗狀態(tài)。其工作時(shí)序見圖2。其中用戶任務(wù)工作在高功耗狀態(tài)，空閑任務(wù)則關(guān)閉實(shí)時(shí)時(shí)鐘，處于低功耗狀態(tài)。 方案二：系統(tǒng)在空閑狀態(tài)下不關(guān)閉實(shí)時(shí)時(shí)鐘，而是進(jìn)入最低的工作頻率，此時(shí)處理器處于低功耗工作狀態(tài)，操作系統(tǒng)仍然可以進(jìn)行任務(wù)調(diào)度。當(dāng)有用戶任務(wù)時(shí)，由用戶任務(wù)先把實(shí)時(shí)時(shí)鐘頻率升高，然后再運(yùn)行用戶代碼。其工作時(shí)序見圖3。其中每次進(jìn)入用戶任務(wù)之前，先將實(shí)時(shí)時(shí)鐘頻率升高，用戶任務(wù)運(yùn)行結(jié)束進(jìn)入空閑狀態(tài)時(shí)，再將實(shí)時(shí)時(shí)鐘頻率降低。 1）測試和方案對(duì)比： 首先在處理器μ′nSPTM處理器上移植μCOS-Ⅱ?qū)崟r(shí)操作系統(tǒng)。運(yùn)行正常后測試用的用戶任務(wù)是以1 Hz的頻率點(diǎn)亮LED指示燈。表2是測試數(shù)據(jù)(外電源電壓4．82 V，穩(wěn)壓后處理器電壓3．3 V)。 2）測試結(jié)論： 雖然以整機(jī)電流進(jìn)行測試不能完全反映處理器的工作情況，但從以上數(shù)據(jù)可以知道，采用兩種方案確實(shí)可以降低系統(tǒng)功耗，而且方案一的效果更好，但需要占用一個(gè)定時(shí)器，在測試中發(fā)現(xiàn)當(dāng)任務(wù)增加后功耗很快達(dá)到方案二水平，且有時(shí)不能正常喚醒；方案二很穩(wěn)定，而且不需要定時(shí)器，用戶可以根據(jù)任務(wù)的運(yùn)算量設(shè)定不同的時(shí)鐘頻率，如需要大的運(yùn)算任務(wù)，可在進(jìn)入用戶任務(wù)之前將時(shí)鐘頻率設(shè)置為較高值，反之設(shè)置為較低值。以上采用的方法只是動(dòng)態(tài)地改變系統(tǒng)的頻率，沒有動(dòng)態(tài)地改變電壓水平，因此在降低嵌入式系統(tǒng)功耗方面依然有進(jìn)一步的潛力。但動(dòng)態(tài)改變電壓水平需要更多硬件支持，在目前廣泛使用的中低端處理器中，通過擴(kuò)展實(shí)時(shí)操作系統(tǒng)內(nèi)核動(dòng)態(tài)地改變系統(tǒng)的頻率對(duì)降低嵌入式系統(tǒng)功耗是大有裨益的。 5 結(jié) 語 在嵌入式系統(tǒng)設(shè)計(jì)中，由于普遍存在CPU高速運(yùn)行功能和有限任務(wù)處理要求的巨大差異，會(huì)形成系統(tǒng)在時(shí)間與空間上巨大的無效操作。如果能夠根據(jù)系統(tǒng)的工作狀態(tài)自動(dòng)地進(jìn)行功耗管理，使系統(tǒng)工作于系統(tǒng)狀態(tài)相適應(yīng)的功耗模式，故能極大地降低系統(tǒng)功耗，延長電池待機(jī)時(shí)間。這些工作對(duì)嵌入式開發(fā)有重大的意義。 |
