|
由潘文明先生開創(chuàng)的IC/FPGA至簡設(shè)計(jì)法，具備劃時(shí)代的意義。這種設(shè)計(jì)方法不僅將IC/FPGA學(xué)習(xí)難度降到了最低，同時(shí)將設(shè)計(jì)過程變得簡單，并規(guī)范了代碼避免了混亂，將出錯(cuò)幾率降到最低。下面我們來看看是如何實(shí)現(xiàn)的吧。 一、 知識(shí)點(diǎn)集中化。（實(shí)例實(shí)證28原則） 二、 填空式的設(shè)計(jì)過程。 通常，我們通過敲代碼實(shí)現(xiàn)程序功能類似于記流水賬，一行一行一頁一頁的向下寫。在這個(gè)過程中，難免遇到設(shè)計(jì)無思路、代碼冗長重復(fù)、邏輯關(guān)系不明確、代碼之間出現(xiàn)沖突等等現(xiàn)象。 明德?lián)P至簡設(shè)計(jì)法，提取大量的實(shí)際項(xiàng)目，采用科學(xué)的手段統(tǒng)計(jì)分析，找出其內(nèi)在通用性部分，并建立相關(guān)的體系，實(shí)現(xiàn)了“填空式”設(shè)計(jì)！首先，把復(fù)雜的代碼劃分成幾種類型的模塊，然后以統(tǒng)一規(guī)范的代碼格式，通過相應(yīng)的腳本語言建立可調(diào)用的通用模板。不僅如此，通過模板生成的代碼可參數(shù)化定制，一旦生成無需修改。下面我們先以非常常用的計(jì)數(shù)器模板為例演示一下。 我們知道，計(jì)數(shù)器是FPGA實(shí)現(xiàn)時(shí)序的基本單元，時(shí)鐘分頻要計(jì)數(shù)，串并轉(zhuǎn)換要計(jì)數(shù)，乒乓操作要計(jì)數(shù)。 
至簡設(shè)計(jì)法為什么這么簡單.pdf
(481.95 KB)
|
