|
崗位1：嵌入式算法優(yōu)化工程師工作職責(zé)：1. 負(fù)責(zé)算法軟件在嵌入式平臺(tái)上的移植和優(yōu)化； 2. 與嵌入式軟件工程師、算法工程師協(xié)同完成系統(tǒng)測(cè)試與調(diào)試工作。 任職資格： 1. 電子、通信、計(jì)算機(jī)等相關(guān)專業(yè)本科學(xué)歷及以上，兩年及以上工作經(jīng)驗(yàn)； 2. 豐富的DSP/ARM/嵌入式GPU平臺(tái)優(yōu)化經(jīng)驗(yàn)，熟悉相應(yīng)處理器內(nèi)部結(jié)構(gòu)，具有底層優(yōu)化經(jīng)驗(yàn)； 3. 扎實(shí)的C/C++語言開發(fā)經(jīng)驗(yàn)，熟悉矢量化編程（NEON,SIMD）/OpenCL/OpenGL ES； 4. 工作積極主動(dòng)，對(duì)于新事務(wù)新硬件接受學(xué)習(xí)能力強(qiáng)，善于解決實(shí)際問題； 5. 有無人機(jī)等機(jī)器人或圖像處理、視覺應(yīng)用開發(fā)項(xiàng)目經(jīng)驗(yàn)，曾在相關(guān)領(lǐng)域發(fā)表論文或競賽獲獎(jiǎng)?wù)邇?yōu)先； 6. 熟悉Java/Swift/Obj-C，有大型Android、iOS項(xiàng)目開發(fā)經(jīng)驗(yàn)者優(yōu)先。 崗位2：高級(jí)FPGA工程師 工作職責(zé)： 1. 負(fù)責(zé)深度學(xué)習(xí)、計(jì)算機(jī)視覺等算法在FPGA上的實(shí)現(xiàn)及優(yōu)化； 2. 負(fù)責(zé)方案設(shè)計(jì)、模塊定義、RTL開發(fā)、仿真驗(yàn)證等相關(guān)FPGA開發(fā)流程。 任職資格： 1. 微電子、電子工程、計(jì)算機(jī)等相關(guān)專業(yè)碩士學(xué)歷及以上，兩年以上FPGA/IC前端開發(fā)經(jīng)驗(yàn)； 2. 精通VerilogHDL/VHDL，熟悉C語言，熟練使用TCL/Perl/Shell等腳本語言； 3. 熟悉FPGA開發(fā)流程，熟練使用Vivado/ISE/Quartus/Modelsim/Synplify等工具； 4. 工作積極主動(dòng)，對(duì)于新算法有很強(qiáng)的學(xué)習(xí)接受能力； 5. 熟悉深度學(xué)習(xí)、機(jī)器視覺或高性能計(jì)算等領(lǐng)域者優(yōu)先； 6. 熟悉IC開發(fā)流程，有流片經(jīng)驗(yàn)者優(yōu)先。 工作地點(diǎn)：深圳 大平臺(tái)、牛人環(huán)繞、待遇豐厚、福利多多，歡迎有才朋友推薦和加入 有意愿者請(qǐng)發(fā)簡歷到jingyang.xu@dji.com，并告知從哪看到的，謝謝 |
