|
楷登電子（美國 Cadence 公司）今日正式發布 Cadence Virtuoso 定制 IC 設計平臺的技術升級和擴展，進一步提高電子系統和 IC 設計的生產力。新技術涉及 Virtuoso 系列幾乎所有產品，旨在為系統工程師提供更穩健的設計環境和生態系統，助其實現并分析復雜芯片、封裝、電路板和系統。 如需了解全新 Virtuoso 平臺的詳細內容，請參閱https://www.cadence.com/go/virtuoso-whats-new.html 增強版 Virtuoso 系統設計平臺 Virtuoso 平臺 2018全新內容中，最重要的是去年發布且榮獲獎項的 Virtuoso System Design Platform，基于全面升級和擴展的Virtuoso 系統設計平臺,設計師可以無縫編輯并分析最復雜的異構系統。封裝、光電、IC 模擬與 RF 工程師皆可在同一個平臺上操作并充分使用 Virtuoso平臺深具信任的完整設計應用。 新系統設計環境的核心是集合了多項新技術允許設計師在同一平臺下對不同工藝不同技術的設計進行同步編輯。同時該系統設計平臺與 Cadence SIP Layout方案以及Sigrity™ 分析技術實現無縫互聯，為設計師提供完整的“芯片至電路板”設計工具。 Virtuoso 高階節點設計與布局 全新發布的 Virtuoso 平臺中，Cadence 采用了創新的高階節點技術，實現從 22nm 到 5nm所有工藝的設計加速。通過與領先代工廠、生態系統合作伙伴及客戶的緊密合作，Cadence研發出可以利用創新方法自動管理工藝復雜度的先進技術，幫助設計師更加專注于設計目標。在電路設計和分析方面，針對 FinFET 設計開發的先進統計算法可以在設計早期發現工藝參量變化引起的電路性能波動，將工藝參量變化對設計影響的分析時間減少約 20%。 布局設計方面，一種獨特的多網格系統可以提取最新 7nm 和 5nm 工藝的復雜設計規則，同時允許設計師增加布局和布線技術的使用，大幅提升布局設計的生產力。在 7nm 節點下，上述優化可將布局工作量減少 3 倍以上。 Virtuoso 先進設計方法學與自動化 Cadence 研發了多項提升模擬設計和分析的技術。通過與 Cadence Spectre 電路仿真器集成，并采用先進分析技術減少設計迭代，Virtuoso 模擬設計環境（ADE）的仿真吞吐量提升高達 3 倍。Virtuoso ADE Verifier也加入了專屬新功能，匯集了跨領域電氣規范，使實現標準合規（ISO 26262 等標準）的難度降低了約 30%。 憑借保障電路完整性和性能的一系列專屬設計技術，Virtuoso 布局環境正從“電氣感知布局”進化為業界首個“電氣和仿真驅動”的布局方式。全新仿真驅動布局可以解決關鍵電路和高階節點設計中的許多電遷移（EM）和寄生問題。為了提高布局的自動化水平，新環境加入了多項針對層次化版圖規劃的突破性技術，以及全新的布局和布線自動化技術，大幅提高布局設計生產力，并縮短布局時間。 鑒于當今芯片的復雜程度愈演愈烈，其中一個很大的設計難題是如何將布局任務在設計團隊間進行合理分配。增強版 Virtuoso 平臺加入了創新的并行實時團隊設計編輯功能，允許團隊對布局任務進行分配并探索各種假設情形。這一功能對設計規則檢查（DRC）的修改、芯片完成和人工布線都十分有用。 Cadence 預計，電氣驅動布線和走線編輯、實時設計編輯與革命性設計規劃技術的全新布局環境可以將生產力提升達 50%。 “在Bosch，當我們設計關鍵任務的系統時，可靠性是我們的第一考量。我們對 EDA 工具的要求是，其不僅能幫助我們的工程師高效地設計、分析、布排電路，達到可靠性標準，而且還不能拖累項目的整體生產力，”Bosch公司 EDA 高級項目經理 Göran Jerke 表示。“通過與 Cadence 的長期合作，我們在過去的電氣感知布局和最新的電氣驅動布局方面都取得了寶貴成果。” “我們的目標是向客戶提供最完整的解決方案，通過貫通芯片、封裝、模組和電路板等各設計領域的無縫互聯流程，幫助客戶更好地設計并驗證包括模擬、混合信號、RF和光電產品在內的各種異構系統，” Cadence 公司資深副總裁兼定制 IC 和 PCB 事業部總經理Tom Beckley 表示。“全新 Virtuoso 平臺是在大獲成功的 Virtuoso 電氣感知設計布局套件基礎之上開發而成的，它突破性的分析功能與電氣驅動布局功能可以提升設計實現的可靠性。此外，它還能支持包括 5nm 節點在內的最先進工藝技術。通過與領先代工廠、生態系統合作伙伴和客戶展開合作，我們成功實現了定制和仿真設計方法學的大幅增強。” |
