熱門關鍵詞：智能電表智能機器人 Freescale ModelSim Cadence

PCB設計│網表導入的雷區，你還在踩？

發布時間：2018-8-6 11:08 發布者：板兒妹0517

關鍵詞： PCB設計 , allegro , PCB設計培訓 , PCB設計軟件 , 電路板

PCB設計軟件allegro藍牙音箱案例實操講解，以藍牙音箱為案例將PCB設計基礎知識融進實際案例中，通過操作過程講解PCB設計軟件功能及實用經驗技巧，本文著重講解網表導入的常見錯誤，減少操作失誤。

本期學習重點：

1. 網表的基本語法結構

2. 網表導入的常見錯誤

本期學習難點：

1. 網表導入的常見錯誤

一、網表的基本語法結構

打開生成的原理圖網表文件（文本文件），可看到如下信息：

1. Packages元器件信息，如下圖：

2. Nets網絡連接信息，如下圖

二、網表導入的常見錯誤（封裝）

1. 打開netin.log文件

2. 查找關鍵字error，如下圖：

三、網表導入的常見錯誤（原理圖）

1. 器件沒指定PCB Footprint，是由于原理圖中信息缺少造成的。如下圖：

2. 器件位號定義重復，如下圖：

3、器件位號信息缺失，如下圖：

注意：在原理圖設計工具中修改常見錯誤，重復網表導入操作，直到netin.log文件中沒有error為止，才完成原理圖網表成功導入PCB設計工具。

以上便是PCB設計軟件allegro操作中網表導入的常見錯誤，下期預告：封裝調入及常見錯誤，請同學們持續關注【快點兒PCB學院】。邁威 PCB設計培訓生長期招募~

本文地址：http://www.qingdxww.cn/thread-543657-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。