|
Lattice Propel提供RISC-V支持和可靠的IP組合，支持開發人員快速設計基于萊迪思FPGA的應用 萊迪思半導體公司（NASDAQ：LSCC）今日宣布，推出全新軟件解決方案Lattice Propel™，以加速開發基于萊迪思低功耗、小尺寸FPGA的獨特應用。Propel設計環境包括了完善的IP庫（包括RISC-V處理器核和各類外設IP），可輕松實現組件安裝，讓不同水平的開發人員都能快速輕松地設計基于萊迪思FPGA的應用。Propel為通信、計算、工業、汽車和消費電子市場的開發人員實現了應用開發的自動化。 為了在更復雜的系統中利用FPGA的并行處理能力，設計人員在首次采用FPGA進行設計時，需要靈活、易于使用的設計解決方案，最好能夠集成所有必需的設計軟件和IP，且簡單易上手。 Lattice Propel開發工具采用按構造逐步校正（correct-by-construction）設計方法，可自動執行大部分設計流程，從而簡化整體系統開發。Lattice Propel將系統硬件和軟件設計結合到一個工具框架中，因此軟件開發人員可以在硬件準備就緒之前就開始創建系統軟件，更快地將產品推向市場。 萊迪思半導體技術經理Gianluca Mariani表示：“萊迪思提供了完善的設計環境，支持諸如RISC-V之類的開放標準，客戶可利用我們豐富的處理器IP生態系統而無須購買專利技術和標準。當Lattice Propel設計環境結合FPGA的可重新編程特性，升級現有硬件和軟件來支持新興技術和行業標準就變得相當容易，如平臺固件保護恢復（PFR）標準。隨著Lattice Propel的發布，我們在小尺寸、低功耗嵌入式解決方案的全新路線圖上邁出了重要一步。” 萊迪思半導體高級產品經理Roger Do表示：“Propel設計環境的發布表明萊迪思致力于不斷為開發人員提供完整軟件解決方案，以簡化和加速基于萊迪思FPGA的低功耗應用的開發。FPGA開發新人也可以通過Lattice Propel GUI輕松地將IP模塊從萊迪思IP庫拖放到他們的設計中，簡化設計流程；然后，該工具將自動完成設計布局以納入新IP。而經驗豐富的開發人員可以使用Propel的腳本編輯，進行更精細的設計優化，或者快速更新現有設計，將其移植到之后采用基于萊迪思FPGA的系統中。” Lattice Propel設計環境的主要內容包括： • 萊迪思Propel Builder——Propel Builder是由一套完整的圖形和命令行工具支撐、包括豐富資源的系統IP集成環境。客戶可以通過它訪問萊迪思完善的、定期更新的IP服務器，從而在基于萊迪思FPGA的設計上快速應用新IP。截至今天，該服務器目前提供八個處理器和外設IP核，包括符合RISC-V RV32I的處理器核。萊迪思是首個在簡單的拖放式系統構建環境中提供RISC-V支持的基于SRAM和閃存的FPGA的供應商。為了簡化對復雜系統中IP的連接和管理，萊迪思Propel Builder提供的所有IP核均符合AMBA片上互連規范。 • 萊迪思Propel SDK——為進一步加速在Propel設計環境中的設計實現，Lattice Propel SDK可以在硬件準備就緒之前就開始開發系統軟件。Propel SDK包括了行業標準的軟件開發工具、軟件庫和板級支持包，便于開發人員快速、輕松地構建、編譯、分析和調試其應用軟件。 Lattice Propel設計環境現已向客戶提供。欲了解更多信息，如Lattice Propel如何在十分鐘內從應用設計概念到“Hello World”的演示，請訪問：https://www.latticesemi.com/zh-CN/propel。 萊迪思將于北京時間6月30日14:00舉行主題為《使用Lattice Propel設計環境在幾分鐘內構建基于處理器的系統》的網絡研討會。會議主要介紹何如使用Lattice Propel輕松構建、編譯、分析和調試應用系統。欲注冊參與研討會，請訪問：http://www.latticesemi.com/zh-CN/About/Newsroom/Webinars。 |
