|
首先討論一下s3c24440的時(shí)鐘和DMA部分，也是非常重要的兩個(gè)部分。 s3c2440的時(shí)鐘與電源管理模塊包括3個(gè)部分，時(shí)鐘控制，USB控制和電源控制。時(shí)鐘源如下圖有兩個(gè)，左邊的是外部晶振提供，右邊是外部時(shí)鐘提供。 由這個(gè)表可以看出來時(shí)鐘源的選擇是在引導(dǎo)的時(shí)候由OM[3:2]引腳決定的。 如圖，剛上電一小段時(shí)間后，F(xiàn)CLK=晶振時(shí)鐘，等待4個(gè)時(shí)鐘周期后，PLL鎖存有效，自動(dòng)插入一段PLL Lock Time，即PLL鎖定時(shí)間，此時(shí)，F(xiàn)CLK停止震蕩，CPU停止工作，Lock time的長(zhǎng)短由寄存器LOCKTIME設(shè)定。PLL Lock Time之后，MPLL輸出正常，CPU工作在新的FCLK下。 有兩個(gè)PLL，一個(gè)是MPLL，一個(gè)是UPLL。MPLL分頻得到FCLK（用于CPU），HCLK（用于AHB BUS），PCLK（用于APB BUS）。UPLL產(chǎn)生UCLK給USB提供48M或96M時(shí)鐘。上邊的是s3c2440a的體系結(jié)構(gòu)圖，最上邊的是CPU wrapper，也就是CPU核，中間的AHB BUS相當(dāng)于系統(tǒng)總線，APB相當(dāng)于IO總線。中間的Bridge相當(dāng)于康柏（Compaq）公司提出的南橋。這個(gè)Bridge的作用就是連接高速和低速總線。這種結(jié)構(gòu)類似于： 通過配置MPLLCON的MDIV,PDIV,SDIV可以獲得MPLL。通過公式： Mpll = (2 * m * Fin) / (p * 2S) m = (MDIV + 8), p = (PDIV + 2), s = SDIV AHB BUS(advanced high-performance bus)上連接的是高速設(shè)備如LCD，USB Host,ExtMaster，SDRAM等。注意他們是通過控制器間接跟總線連接的。APB BUS(advanced peripherals bus)連接的就是低速的外圍設(shè)備。 DMA對(duì)s3c2440的性能非常重要。S3c2440支持位于系統(tǒng)總線和外圍總線之間的4個(gè)通道的控制器。每個(gè)DMA控制器通道無限地執(zhí)行系統(tǒng)總線上的設(shè)備或外設(shè)總線上的設(shè)備之間數(shù)據(jù)搬移。 DMA有3種狀態(tài)： 狀態(tài)一：作為初始狀態(tài)，DMA等待DMA請(qǐng)求，一旦請(qǐng)求到達(dá)，進(jìn)入狀態(tài)二，在此狀態(tài)，DMA ACK和INT REQ都為0。 狀態(tài)二：在此狀態(tài)，DMA ACK變成1且計(jì)數(shù)器(CURR_TC)從DCONN[19:0]裝載。注意DMA ACK直到后邊被清除一直保持1。 狀態(tài)三：在此狀態(tài)，進(jìn)行DMA原子操作的子狀態(tài)機(jī)被初始化。此子狀態(tài)機(jī)從源地址讀取數(shù)據(jù)并寫入目的地址。此操作應(yīng)該考慮數(shù)據(jù)大小和傳輸大小(single or burst)，而在全服務(wù)模式whole service mode中，次操作一直被重復(fù)直到計(jì)數(shù)器(CURR_TC)變成1；而在單服務(wù)模式single service mode中，此操作僅被執(zhí)行一次。當(dāng)計(jì)數(shù)器（CURR_TC）變成0且外部中斷設(shè)置DCON[29] 寄存器被置1，主狀態(tài)機(jī)發(fā)出中斷請(qǐng)求信號(hào)(INT REQ)。另外，遇到以下情況，其清除DMA ACK。 （1）在全服務(wù)模式下計(jì)數(shù)器（CURR_TC）變成0 （2）在單個(gè)服務(wù)模式下計(jì)數(shù)器原子操作完成 外部DMA請(qǐng)求/應(yīng)答模式： 有3種類型的外部DMA請(qǐng)求/應(yīng)答協(xié)議（單服務(wù)請(qǐng)求，單服務(wù)握手和全服務(wù)請(qǐng)求模式）。 請(qǐng)求模式和服務(wù)模式的對(duì)比： -如果XnXDREQ 保持有效，下個(gè)傳輸馬上開始，否則它會(huì)一直等到XnXDREQ 有效。 握手模式 如果XnXDREQ 無效，DMA 在兩個(gè)周期內(nèi)將XnXDACK 設(shè)無效。否則他會(huì)一直等 XnXDREQ 無效。 當(dāng)需要DDMA操作的時(shí)候，外部DMA請(qǐng)求引腳XnXDREQ置為低電平，此時(shí)，DMA控制器向CPU發(fā)出占用總線的請(qǐng)求，當(dāng)總線請(qǐng)求成功后，XnXDACK變?yōu)榈碗娖剑硎綜PU已將總線使用權(quán)交給了DMA控制器，可以進(jìn)行數(shù)據(jù)傳輸。當(dāng)數(shù)據(jù)傳輸完成后應(yīng)答信號(hào)XnXDACK置為高電平，通知CPU完成一次數(shù)據(jù)傳輸。 作者：李萬鵬 |
