|
兩個產業組織正計劃整合他們的技術，目的是為下一代行動硅芯片定義出一種新的高速、低功耗芯片-芯片接口。兩個組織分別是USB 3.0推動小組，以及MIPI聯盟，他們希望在明年初完成初步的共同規范。 這個'超高速芯片間規范'(Superspeed Inter-Chip,SSIC)最初預計支援1.2~2.9Gb/s的實體層數據傳輸率，最終還希望延伸到5.8Gb/s。此外，它還為10Kb/s及600Mb/s之間的數據率規劃了一個低功耗模式。 SSIC的目標功耗大約是每b/s時1~5皮焦耳(picojoules)，這主要取決于使用模式。在高速模式下，平均總功耗大約為20mW。 這項努力基本上結合了M-PHY規格，這是MIPI聯盟定義的低功耗實體層技術，另外還包括媒體存取控制器以及更高層的USB3.0規范軟件。USB 3.0推動小組旗下的工作小組成員包含了英特爾、ST Ericsson和德州儀器并大約在一個月開始商議該規范。 該工作小組目前正在決定要使用USB 3.0規范中的哪些部份做為選項，因為他們可能并不需要芯片接口。“我們希望用現有IP來降低設計成本和上市時間──這與軟件再使用有關，”MIPI副主席暨TI OMAP產品經理Brian Carlson說。 SSIC 的目標是成為芯片間連接(ICC)的后繼規范，ICC是一種以480/Mb/s USB 2.0規格為基礎的芯片接口規范，由芯片設計廠商SMSC所開發。SMSC已開始授權這項技術，并已與高通(Qualcomm)及AMD簽署協議。而新的規范則可望免費提供給主控芯片設計業者，并以10萬美元的一次性費用提供給周邊芯片設計廠商。 SSIC可能會免費向所有采用MIPI聯盟規范的會員，以及希望將它用在芯片中的USB 3.0推動小組免費開放。未來廠商們可以在合理和非歧視(reasonable and non-discriminatory,RAND)的基礎上取得這項技術授權。 市場對芯片接口的需求相當明確。由于缺乏可提供高吞吐量、低功耗鏈接等特性的標準，多家應用處理器供應商已經設計了自有的下一代芯片接口。 MIPI聯盟希望將其M-PHY打造為通用的芯片-芯片接口。事實上，它已經被指定為六項該聯盟自有或仍待審核之互連標準的技術基礎。JEDEC還采用M-PHY作為其UFS閃存接口的一部分。 |
