|
編者按：模數轉換器 (ADC) 將模擬世界連接到數字世界，因此是任何要與現實世界連接的電子系統的基本組件。它們也是決定系統性能的關鍵因素。本系列文章探討 ADC 的基礎知識及其類型、應用。第 1 部分討論了 SAR ADC；第 2 部分討論了三角積分 (ΔƩ) 轉換器；本文為第 3 部分，將討論流水線 ADC 的特性、特征和用法。第 4 部分 將說明三角積分 ADC 如何能夠產生超低噪音結果。第 5 部分 探討 SAR ADC 的輸入驅動難題。 ADC 服務的一些應用包括超高速多載波蜂窩基礎設施基站、電信、數字預校正觀測和回程接收器等——所有這些應用逐漸都要求 ADC 在每秒千兆次采樣區間內進行采樣。該模擬基礎知識系列的第 1 部分和第 2 部分分別討論了逐次逼近寄存器 (SAR) 和三角積分 (ΔƩ) ADC，以及如何在相應應用中使用這些 ADC。不過，這兩種技術都無法應對生成每秒千兆次采樣 (GSPS) 結果的挑戰。 例如，SAR ADC 使用“快照”算法，由于采用串行方法，因此速度限制為不超過每秒 10 兆次采樣 (MSPS)。當使用高分辨率 ΔƩ ADC 的過采樣算法時，將需要額外的時間來采集多個樣本并求平均，從而生成最高 5 兆赫茲 (MHz) 的 24 位輸出數據速率。GSPS 速率遠遠超出了 SAR ADC 和 ΔƩ ADC 的采樣頻率范圍。 流水線 ADC 就是應對這一超高速 ADC 挑戰的解決方案，能夠在處理多個采樣的同時，仍以 GSPS 的速度將數據發送至其輸出端。 本文先簡要比較 ΔƩ、SAR 和流水線 ADC，接著討論與實現高速轉換器輸出相關的問題，以及為什么流水線 ADC 是這類高速應用的理想替代品。然后介紹 Texas Instruments 的兩款流水線 ADC，其中一款強調精度，另一款則強調高速度，最后介紹如何開始使用這些 ADC。 什么是流水線 ADC？ 流水線 ADC 由多個連續的級組成。第一級采用差分結構，先評估最高有效位 (MSB) 的值，然后調節信號，并將其傳遞到下一級進行 MSB-1 轉換。每個級都與其他級并行執行操作（圖 1）。 
圖 1：流水線拓撲具有多個級，分別執行多位轉換器的一個位的轉換，然后調節信號，并將信號傳遞到下一級。（圖片來源：Texas Instruments） 在圖 1 中，各級的功能相似，僅解析一位或兩位。每個級都有采樣保持、低分辨率閃速 ADC 和信號調節功能。第一級接收樣本，并立即產生 MSB 決策。MSB 數字值進入第一個鎖存器（鎖存器 1）。如果 MSB 決策為 1，則該級將從樣本中減去 MSB 值的電荷。然后，流水線轉換器對剩余電荷應用 2 倍的增益倍數。當一個級完成其操作時，便將模擬差異傳遞到后續級。若設計采用 2 倍增益倍數，其優點在于，第 1 級至第 n 級基本上都是相同的電路。 級數通常與 ADC 位數相匹配。最終轉換輸出會在輸出鎖存器中將每個級的數字結果組合起來。該轉換過程會造成若干時鐘周期的數據延時。 ΔΣ、SAR 和流水線 ADC 采樣比較 ΔΣ 轉換器使用過采樣算法實現有限脈沖響應 (FIR) 或無限脈沖響應 (IIR) 數字濾波器。在采集多個樣本的過程中，這些濾波器會產生信號輸出延時或延遲，但好處是，能實現極高的分辨率。因此，采集時間比 SAR 或流水線轉換器要長，后兩者在每次轉換時僅對信號進行一次采樣（圖 2）。
圖 2：速度最慢、分辨率最高的 ΔƩ ADC 適合低頻信號。中等速度、中等分辨率的 SAR ADC 適合通用應用。高速度、低分辨率的流水線 ADC 適合尖端的高速解決方案。（圖片來源：Digi-Key Electronics） SAR ADC 使用定義的時間采集點渲染了一個輸入信號快照。在使用電荷再分配技術時，SAR 快速完成零延時轉換。流水線轉換器使用欠采樣技術，通過運用電荷再分配技術以及延遲結果在輸出端出現的方式，實現了高速轉換。這種轉換算法會產生數據延時。 SAR、流水線和 ΔƩ 轉換器之間的延時與轉換速度各有不同（圖 3）。
圖 3：ΔƩ 過采樣和平均算法會給最終輸出數據字的出現造成延遲。由于 SAR ADC 的輸出出現在下一次采樣之前，因此 SAR ADC 的延時為零。流水線轉換器的數據結果延遲會造成非零延時。（圖片來源：Digi-Key Electronics） 在圖 3 中，ΔƩ 轉換器對每個轉換結果的多個樣本求平均。ΔƩ 的平均濾波器通常為 FIR 或 IIR 數字濾波器。這種多次采樣求平均操作會增加總轉換時間。但是可以實現高分辨率，從而形成吞吐時間/精度相關性。 SAR 轉換器的轉換時間包括輸入信號采集時間和轉換時間。采集時間允許輸入信號在信號采集實際發生之前穩定下來。吞吐時間是內部電荷再分配與連續的串行數據輸出信號（從 MSB 值開始）的組合。 利用流水線 ADC，用戶可以使用外部輸入時鐘的上升（或下降）沿啟動樣本采集。為此樣本采集的電荷進入第二級，同時轉換器捕獲與另一個輸入信號等效的電荷，并且第二級確定 MSB 值。在隨后的外部時鐘上，第二個采集的信號進入第二級，同時第一個信號進入第三級。在此時鐘周期內，將確定第一個采集信號的 MSB-1 和第二個采集信號的 MSB。此過程將隨每個采集的信號繼續執行。當輸入信號具有完整的數字輸出表示時，轉換器的輸出級呈現輸入信號的并行表示。 這種架構帶來的結果是，流水線 ADC 因為采樣率范圍涵蓋每秒幾兆次到超過 1 GSPS 而廣受歡迎。分辨率范圍則從采樣率較快的 8 位到采樣率較慢的 16 位不等。這些分辨率和采樣率涵蓋了廣泛的應用，包括電荷耦合器件 (CCD) 成像、超聲醫學成像、數字接收器、基站、數字預校正和數字視頻。其中一些應用非常強調精度和速度。 精密流水線 ADC 精密流水線 ADC 的一個典型實例是 Texas Instruments 的 ADC16DX370，這是一個 16 位、370 MSPS 雙通道流水線 ADC，后跟一個后端 7.4 千兆位/秒 (Gb/s) 的 JESD204B 接口。輸入信號為 150 MHz 時，ADC16DX370 的信噪比 (SNR)、無雜散動態范圍 (SFDR) 和噪聲頻譜密度 (NSD) 分別為滿量程 69.6 分貝 (dBFS)、88 dBFS 和 -152.3 dBFS/Hz。 每個 ADC 都有一個輸入緩沖器和一個失衡校正電路，以及帶有內部驅動器的必要參考電壓。集成的輸入緩沖器消除了內部開關采樣電容器的電荷和電荷反沖噪聲。該緩沖器緩解了驅動放大器、抗混疊濾波器和阻抗匹配要求（圖 4）。
圖 4：高性能 370 MSPS ADC16DX370 是具有內部基準的雙流水線 ADC。它將模擬信號轉換為 16 位數字字。（圖片來源：Texas Instruments） ADC16DX370 利用低噪聲接收器和時鐘分頻器從 CLKIN 輸入獲得采樣時鐘。輸入時鐘分頻器在整個系統內分配高頻時鐘信號，并在 ADC 器件上進行本地分頻，以免將通用中頻 (IF) 信號耦合到系統的其他部分。ADC 的核心延時為 12.5 個時鐘周期（圖 5）。
圖 5：時序圖顯示 ADC 內核延時為 12.5 個時鐘周期。（圖片來源：Digi-Key Electronics） 采樣發生在 (CLKIN+) − (CLKIN–) 差分信號的上升沿。作為最小內核值，數字輸出代碼在 12.5 個時鐘周期的數據延時后可用。CLKIN 輸入分頻器因子為 1、2、4 或 8。 ADC16DX370 具有差分時鐘輸入引腳。每個引腳到 DC 的內部端接都是一個 50 歐姆 (Ω) 電阻器，可實現 100 Ω 的內部總差分端接。時鐘輸入引腳需要外部 AC 耦合。 雙流水線 ADC 印刷電路板設計對于達到完全性能至關重要。為了將所有信號充分地路由到器件內外，至少需要六層。信號路由層需要相鄰的實心接地平面來控制信號返回路徑，以最大限度減小回路面積，并且微帶線和帶狀線必須仔細布線，以控制阻抗。若使用電源平面和相鄰的實心接地平面，可控制電源返回路徑。此外，最小化電源平面與接地平面之間的間距可增加分布式去耦并提高性能。 ADC16DX370 的目標應用包括高 IF 采樣接收器、多載波基站接收器，以及用于補充更高分辨率和 370 MSPS 轉換速度的多模式和多頻帶接收器。此款 16 位流水線 ADC 還提供了必要的 SNR (69.6 dBFS) 性能，例如，用于區分小信號與射頻外差式接收器子系統中的背景噪聲。 為了幫助設計人員評估 ADC16DX370，ADC16DX370EVM 評估板與相關的 High-Speed Data Converter (HSDC) Pro 軟件均支持該 ADC。EVM 附帶了一根 mini-USB 電纜，用于連接 PC。TI 還提供了 TSW16DX370EVM 參考設計板，可用于評估可用帶寬超過 100 MHz 的接收器 IF 子系統解決方案。 高速流水線 ADC 在需要高速度和寬動態范圍的應用中，設計人員可以轉而使用 Texas Instruments 的雙通道 12 位、1 GSPS ADC ADS54J20。該 ADC 的設計可提供 67.8 dBFS 的高 SNR 和 -157 dBFS/Hz 的本底噪聲。該 ADC 非常適合需要在寬瞬時帶寬上實現最高動態范圍的應用（圖 6）。
圖 6：ADS54J20 雙流水線 ADC 提供了交錯校正功能，可實現 -157 dBFS/Hz 的本底噪聲和抽取數字濾波選擇。（圖片來源：Texas Instruments） 在圖 6 中，ADS54J20 的交錯和抖動算法用于實現具有高 SFDR 的干凈頻譜。該器件還具有多種可編程的抽取濾波選擇，適合需要在寬頻率范圍內實現更高 SNR 和 SFDR 的系統。 帶通抽取濾波器具有一個數字混頻器和三個串聯的 FIR 濾波器，可產生約 134 個輸出時鐘周期的延時，外加一個等于 4 納秒 (ns) 的邏輯門和輸出緩沖器傳播延遲（圖 7）。
圖 7：ADC 延時中的時序圖為 134 個時鐘周期外加邏輯門和輸出緩沖器傳播延遲 (tPD)。（圖片來源：Texas Instruments） 數字塊、交錯引擎和抽取濾波器（同樣參見圖 6），結合 1 GHz 高速采樣時鐘頻率，共同構成了轉換器的延時。 ADS54J20 的部分目標應用包括雷達和天線陣列、寬帶無線以及電纜調制解調器端接系統 (CMTS) 和 DOCSIS 3.1 接收器。 評估板（在本例中為 ADS54J20EVM）也支持 ADS54J20（圖 8）。
圖 8：ADS54J20EVM 評估板支持 ADS54J20 高速 ADC，并附帶一根 mini-USB 電纜和一根電源電纜。（圖片來源：Texas Instruments）。 ADS54J20EVM 也可以與 HSDC Pro 軟件一起使用，并附帶一根用于連接 PC 的 mini USB 電纜以及一根電源電纜。 結語 雖然 SAR 和 ΔƩ ADC 各有所長，但流水線 ADC 才是應對超高速 ADC 挑戰的解決方案。流水線 ADC 在處理多個樣本的同時，仍能以每秒數十萬到每秒千兆個樣本的速度將數據發送到其輸出端。盡管如此，并非所有流水線 ADC 都只強調速度，如上所述，也可實現更高的精度。 毋庸贅述，流水線 ADC 是高速蜂窩基站、超高速多載波蜂窩基礎設施基站、電信、數字預校正觀測、回程接收器以及其他許多需要高速轉換的應用的絕佳選擇。 來源：Digi-Key |
