|
NO.629-【獵頭職位：上海、北京需要一位 Senior DFT engineer】聯(lián)系人：Chloe-Zhang,郵箱：hr@kthr.com，微信也可查詢職位了！打開手機(jī)微信，搜號(hào)碼“KTHR_COM”或查找微信公眾帳號(hào)“KT人才”或掃描以上二維碼即可添加，歡迎大家關(guān)注！ 崗位職責(zé)： 1、負(fù)責(zé)制定SOC/ASIC芯片的DFT設(shè)計(jì)方案和測(cè)試方案； 2、負(fù)責(zé)DFT電路的實(shí)現(xiàn)和驗(yàn)證，優(yōu)化DFT設(shè)計(jì)流程，包括MBIST、SCAN、Boundary Scan以及其它可測(cè)試性電路設(shè)計(jì)； 3、pattern生成和仿真，優(yōu)化測(cè)試覆蓋率； 4、協(xié)助團(tuán)隊(duì)完成整個(gè)芯片的sign-off； 5、與ATE測(cè)試團(tuán)隊(duì)配合快速解決調(diào)試過程中的問題，協(xié)助完成測(cè)試failure的分析和良率提升，順利實(shí)現(xiàn)芯片量產(chǎn)測(cè)試。 崗位要求： 1、碩士及以上學(xué)歷，微電子/電子信息/電子工程/計(jì)算機(jī)等相關(guān)專業(yè)； 2、具有3年以上DFT設(shè)計(jì)經(jīng)驗(yàn)，熟悉Mentor或Synopsys的DFT工具使用； 3、熟練掌握 shell/TCL/Perl/Python等腳本語言； 4、有較強(qiáng)的DFT仿真debug能力； 5、了解綜合、DFT時(shí)序分析以及power相關(guān)知識(shí)； 6、了解ATE測(cè)試，有豐富的ATE pattern Debug經(jīng)驗(yàn)； 7、較強(qiáng)的溝通表達(dá)能力、組織協(xié)調(diào)能力和團(tuán)隊(duì)合作精神； 8、有量產(chǎn)經(jīng)驗(yàn)者優(yōu)先； 9、有良好的英文溝通能力者優(yōu)先。 
|
