|
來源：TechWeb 楷登電子（美國 Cadence 公司）近日宣布，Cadence 數字和定制/模擬設計流程已通過臺積電（TSMC）N3E 和 N2 先進工藝的設計規則手冊（DRM）認證。兩家公司還發布了相應的 N3E 和 N2 制程設計套件（PDK），以加快在上述節點的移動、人工智能和超大規模計算的 IC 設計創新。客戶已開始積極使用這些新的工藝節點和經過認證的 Cadence® 流程來實現功率、性能和面積（PPA）目標，簡化模擬遷移過程，并縮短上市時間。 Cadence 和 TSMC 緊密合作，確保其完整的 RTL-to-GDS 流程符合 TSMC 的 N3E 和 N2 節點要求，其中包括 Innovus™ Implementation System、Quantus™ Extraction Solution 和 Quantus Field Solver、Tempus™ Timing Signoff Solution 和 ECO Option、Pegasus™ Verification System、Liberate™ Characterization Portfolio、Voltus™ IC Power Integrity Solution 以及 Voltus-Fi Custom Power Integrity Solution。Genus™ Synthesis Solution 結合預測性質的 iSpatial 技術也支持最新的 N3E 和 N2 技術。 完整的 Cadence 數字實現和簽核流程支持一系列新的設計特征，包括為了在 N3E 節點上實現最佳 PPA 結果，從綜合到簽核工程變更命令（ECO）都可以使用原生的混合單元行優化技術；以及對單元引腳對齊和連接的支持。該流程可供客戶快速采用，以便他們體驗最新的 TSMC N3E 和 N2 工藝技術所帶來的優勢。 Cadence Virtuoso® Studio，包括 Virtuoso Schematic Editor、Virtuoso ADE Suite 和 Virtuoso Layout Suite，以及 Spectre® Simulation Platform，包括 Spectre X Simulator、Spectre Accelerated Parallel Simulator (APS)、Spectre eXtensive Partitioning Simulator (XPS) 和 Spectre RF Option，這些產品在管理工藝角仿真、統計分析、設計中心化和電路優化上均做了改進。最新的 Virtuoso ADE Suite 架構能夠在現代計算集群或公有云/私有云中并行運行多達數千個仿真點，從而幫助用戶優化設計。 Virtuoso Layout Suite 包含多項創新，旨在提供更高效的 IC layout，以提供更好的性能和擴展性；基于網格的結構化器件擺放方法，在布局、布線、填充和 dummy 的插入上具有互動式的助理功能；一個新的器件級自動布線工具，旨在解決先進制程節點上的挑戰；在 TSMC 先進制程節點上跨節點移植定制設計和 layout，具有增強的模擬遷移和 layout 重用功能；集成的寄生參數提取和 EM-IR 檢查；以及結合 Pegasus Verification Solution，進行集成式簽核級別的物理驗證能力。 |
