3nm 時(shí)代來臨了！Cadence 在 2023 年 TSMC 北美技術(shù)研討會(huì)期間發(fā)布了面向臺(tái)積電 3nm 工藝（N3E）的 112G 超長(zhǎng)距離（112G-ELR）SerDes IP 展示，這是 Cadence 112G-ELR SerDes IP 系列產(chǎn)品的新成員。在后摩爾時(shí)代的趨勢(shì)下，F(xiàn)inFET 晶體管的體積在 TSMC 3nm 工藝下進(jìn)一步縮小，進(jìn)一步采用系統(tǒng)級(jí)封裝設(shè)計(jì)（SiP）。通過結(jié)合工藝技術(shù)的優(yōu)勢(shì)與 Cadence 業(yè)界領(lǐng)先的數(shù)字信號(hào)處理（DSP）SerDes 架構(gòu)，全新的 112G-ELR SerDes IP 可以支持 45dB 插入損耗，擁有卓越的功耗、性能、面積（PPA）指標(biāo)，是超大規(guī)模 ASICs，人工智能/機(jī)器學(xué)習(xí)（AI/ML）加速器，交換矩陣片上系統(tǒng)（SoCs）和 5G 基礎(chǔ)設(shè)施應(yīng)用的理想選擇。
Cadence 112G-ELR SerDes 在 TSMC 3nm 工藝環(huán)境下的眼圖（106.25 Gbps PAM4） ELR SerDes PHY 符合 IEEE 和 OIF 長(zhǎng)距離（LR）標(biāo)準(zhǔn)，在基礎(chǔ)規(guī)格之外提供了額外的性能裕度。上方圖片展示了三個(gè)張大的眼圖，它們?cè)?PAM4 模式下具有良好的對(duì)稱性，將四個(gè)信號(hào)電平分開。3nm 演示展示了 E-10 級(jí)的卓越誤碼率（BER）性能以及 39dB bump 間通道，與 28dB Ball 間插損誤碼率小于 1E-4 的標(biāo)準(zhǔn)規(guī)格相比提供了充足的性能余量。
TSMC 3nm 工藝環(huán)境下的 Cadence 112G-ELR SerDes 測(cè)試板 112G-ELR SerDes IP 同時(shí)支持中距離（MR）和超短距離（VSR）應(yīng)用，實(shí)現(xiàn)不同信道更靈活的功耗節(jié)省。NRZ 和 PAM4 信號(hào)下的數(shù)據(jù)傳輸速率從 1G 到 112G，實(shí)現(xiàn)背板，直連線纜（DAC），芯片間以及芯片到模塊的可靠高速數(shù)據(jù)傳輸。 SerDes IP 采用領(lǐng)先的基于 DSP 的架構(gòu)，通過最大可能性序列檢測(cè)（MLSD）和反射抵消技術(shù)實(shí)現(xiàn)損耗及反射信道的系統(tǒng)穩(wěn)定。MLSD 技術(shù)可以優(yōu)化 BER，提供更強(qiáng)大的突發(fā)性錯(cuò)誤處理能力。通過專有的實(shí)現(xiàn)技術(shù)，Cadence 能確保 MLSD 的功耗開銷最小。反射消除技術(shù)消除了具有實(shí)際走線和連接器的產(chǎn)品環(huán)境中的雜散、遠(yuǎn)距離反射，從而提供穩(wěn)健的 BER 結(jié)果。 3nm 工藝下的 Cadence 112G-ELR SerDes 解決方案進(jìn)一步強(qiáng)化了我們?cè)诟咝阅芑ヂ?lián) IP 領(lǐng)域的領(lǐng)導(dǎo)力，是大規(guī)模數(shù)據(jù)中心的理想選擇，客戶也可以從 TSMC 的 3nm 工藝中獲得更顯著的功耗和性能優(yōu)化，是目前在 PPA 和晶體管領(lǐng)域最先進(jìn)的技術(shù)。 如需了解更多 112-ELR SerDes 的相關(guān)內(nèi)容，請(qǐng)?jiān)L問：https://www.cadence.com/en_US/ho ... lr-pam4-serdes.html。 |
