|
作者：Thomas Neu，德州儀器 (TI) 系統與應用工程師 系統設計人員正面臨越來越多的挑戰，他們需要在不降低系統組件（例如：高速數據轉換器）性能的情況下讓其設計最大程度地節能。設計人員們可能會轉而采用許多電池供電的應用（例如：某種手持終端、軟件無線設備或便攜式超聲波掃描儀），也可能會縮小產品的外形尺寸，從而需要尋求減少發熱的諸多方法。 極大降低系統功耗的一種方法是對高速數據轉換器的電源進行優化。數據轉換器設計和工藝技術的一些最新進展，讓許多新型 ADC 可以直接由開關電源來驅動，從而達到最大化功效的目的。 系統設計人員們習慣在開關穩壓器和 ADC 之間使用一些低噪、低壓降穩壓器 (LDO)，以清除輸出噪聲和開關頻率諧波（請參見圖 1）。但是，這種干凈的電源設計的代價是[url=]高[/url]功耗，因為 LDO 要求壓降余量來維持正常的運行。最低壓降一般為 200 到 500mV，但在一些系統中其可以高達 1 到 2V（例如，ADC 的3.3-V 電壓軌產生自一個使用 LDO 的 5V 開關電源時）。 
圖1從傳統電源轉到最大功效電源 就一個要求 3.3-V 電壓軌的數據轉換器而言，300mV 的 LDO 壓降增加約 10% 的 ADC 功耗。這種效應在數據轉換器中得到放大，因為它具有更小的工藝節點和更低的電源電壓。例如，1.8V 時，相同 300-mV 壓降增加約 17%（300 mV/1.8 V）的 ADC 功耗。因此，將該鏈的低噪聲 LDO 去除可以產生巨大的節能效果。去除 LDO 還可以降低設計的板級空間、熱量以及成本。 本文闡述了包括超高性能 16 位 ADC 在內的一些 TI 高速 ADC 可在 ADC 性能無明顯降低的條件下直接通過開關穩壓器驅動。為了闡述的方便，我們對兩款不同的數據轉換器（一款使用高性能BiCOM 技術（TI 的ADS5483），另一款使用低功耗CMOS 技術（TI 的ADS6148）進行了開關電源噪聲敏感性研究。本文的其他部分對所得結果進行了一一介紹。 BiCOM 技術—ADS5483 這種工藝技術實現了寬輸入頻率范圍下的高信噪比 (SNR) 和高無雜散動態范圍 (SFDR)。BiCOM 轉換器一般還具有許多片上去耦電容和非常不錯的電源抑制比 (PSRR)。我們對 ADS5483 評估板 (ADS5483EVM) 進行了電源研究，其具有一個使用 TI TPS5420 開關穩壓器 (Sw_Reg) 的板上電源；一個低噪聲 LDO（TI 的 TPS79501）；以及一個外部實驗室電源使用選項。我們使用圖 2 所示不同結構實施了 5 次實驗，旨在確定 ADS5483 通過一個開關穩壓器直接運行時出現的性能降低情況。由于ADS5483 模擬 5-V 電源到目前為止表現出對電源噪聲的最大敏感性，因此該研究忽略了 3.3-V 電源的噪聲。ADS5483 產品說明書中列出的PSRR 支持這種情況：兩個 3.3-V 電源的 PSRR 至少高出 5-V 模擬電源20 dB。 
圖 2 使用 ADS5483EVM 的 5 次實驗電源結構 5 次實驗的結構變化配置如下： 實驗 1—一個 5-V 實驗室電源直接連接到 5-V 模擬輸入，同時繞過開關穩壓器(TPS5420) 和低噪聲 LDO (TPS79501)。使用一個板上 LDO（TI 的 TPS79633）生成 ADS5483 低敏感度 3.3-V 模擬及數字電源的 3.3-V 電壓軌。 實驗 2—將一個 10-V 實驗室電源連接到 TPS5420 降壓穩壓器，其使用一個 5.3-V 輸出。這樣可為 TPS79501 提供一個 300-mV 壓降，從而生成一個 5-V電壓軌。 實驗 3—使用 TPS5420，從 10-V 實驗室電源生成一個 5-V 電壓軌。本實驗中，我們繞過了TPS79501 低噪聲 LDO。圖 3a 表明，如“實驗 2”連接的 LDO 較好地減少了開關穩壓器的 5.3-V 輸出峰值電壓。但是，圖 3b 表[url=]明[/url]5-VVDDA 電壓軌鐵氧體磁珠之后輸出沒有巨大的差異。
圖3實驗2（使用LDO）和實驗3（無LDO）的示波器截圖對比 實驗 4—本實驗配置方法與“實驗 3”相同，但去除了TPS5420 輸出的 RC 緩沖器電路，其會引起高振鈴和大開關頻率雜散。 我們可在圖 4 中清楚的觀察到 RC 緩沖器電路的影響。去除 LDO 并沒有在鐵氧體磁珠之后表現出明顯的差異，而[url=]去除[/url]RC 緩沖器電路則會導致更大的清潔5-VVDDA 電壓軌電壓峰值進入ADC。我們將在稍后詳細研究RC 緩沖器電路的影響。
圖 4 5-VVDDA 電壓軌的電源噪聲 實驗5—將一個 8-Ω 功率電阻連接到 5-V 電源，模擬如現場可編程門陣列 (FPGA) 等額外負載。TPS5420 必須提供更高的輸出電流，并更努力地驅動其內部開關，從而產生更大的輸出雜散。通過重復進行“實驗 2”、“實驗 3”和“實驗 4”可以測試這種配置。測量結果 我們利用輸入信號頻率掃描對比了5 個實驗。先使用135 MSPS采樣速率然后使用80 MSPS 采樣速率對三個ADS5483EVM 實施了這種實驗，均沒有觀察到巨大的性能差異。 在使用135-MSPS 采樣速率情況下，SNR 和SFDR 的頻率掃描如圖5 所示。在10 到130MHz 輸入頻率下SNR 的最大變化約為0.1dB。SFDR 結果也非常接近；在某些輸入頻率（例如：80MHz）下，可以觀測到下降1 至2 dB。
圖 5 10 到 130MHz 輸入頻率掃描 5 個實驗的 FFT 曲線圖對比（請參見圖 6）顯示噪聲底限或雜散振幅沒有出現較大的增加。使用 LDO 清除開關噪聲使得輸出頻譜看起來幾乎與干凈 5-V 實驗室電源完全一樣。去除 LDO 以后，我們觀測到從開關穩壓器產生了兩個雜散，其具有一個來自 10-MHz 輸入音調的約 500 kHz 頻率偏置。RC 緩沖器電路降低這些雜散振幅約 3dB，從約 –108 dBc 降到了約 –111 dBc。這一值低于 ADS5483 的平均雜散振幅，其表明 ADS5483 可以在不犧牲 SNR 或 SFDR 性能的情況下直接由一個開關穩壓器來驅動。
圖 6 500-kHz 偏置雜散 65k-點 FFT 圖 RC 緩沖器 降壓穩壓器輸出能夠以相當高的開關速度對非常大的電壓實施開關操作。本文中，將 TPS5420 的輸入電壓軌設定為 10V，我們可以在輸出端觀測到許多過沖和振鈴，如圖 7a 所示。為了吸收一些電源電路電抗能量，我們將 RC 緩沖電路添加到了 TPS5420 的輸出（請參見圖 7b）。該電路提供了一個高頻接地通路，其對過沖起到了一些阻滯作用。圖 7a 表明 RC 緩沖器降低過沖約 50%，并且幾乎完全消除了振鈴。我選用了 R = 2.2Ω 和 C = 470 pF 的元件值。穩壓器的開關頻率范圍可以為 500kHz 到約 6MHz，具體取決于制造廠商，因此可能需要我們對 R 和 C 值進行調節。這種解決方案的代價是帶來一些額外的分流電阻 AC 功耗（盡管電阻非常的小），其降低穩壓器總功效不足 1%。
圖 7 TPS5420 開關穩壓器 我們將 10MHz 輸入信號標準化 FFT 圖繪制出來，以對比“實驗1”到“實驗4”（請參見圖 8）。TPS5420 的雜散在約 500kHz 偏置時清晰可見。緩沖器降低雜散振幅約 3dB，而低噪聲 LDO 則完全消除了雜散。需要注意的是，RC 緩沖器（無 LDO）的雜散振幅約為 -112dBc，遠低于 ADS5483 平均雜散振幅，因此 SFDR 性能并未[url=]降低[/url]。
圖 8“實驗 1”到“實驗 4”的標準 FFT 圖 在“實驗 5”中，我們將一個 8-[url=]Ω[/url] 功率電阻添加到5-VVDDA 電壓軌，旨在模擬電源的重負載。標準化 FFT 圖（請參見圖 9）并未顯示出很多不同。去除 RC 緩沖器以后，雜散增加約 4.5dB；其仍然遠低于平均雜散振幅。
圖 9 添加 8-Ω 負載的標準化 FFT 圖 CMOS 技術—ADS6148 當關注如何在保持較佳 SNR 和 SFDR 性能的同時盡可能地降低功耗時，我們一般利用 CMOS 技術來開發高速數據轉換器。但是，CMOS 轉換器的PSRR一般并不如 BiCOM ADC 的好。ADS6148 產品說明書列出了 25 dB 的 PSRR，而在模擬輸入電源軌上 ADS5483 的 PSRR 則為 60dB。 ADS6148EVM 使用一種板上電源，其由一個開關穩壓器 (TPS5420) 和一個低噪聲、5-V 輸出 LDO (TPS79501) 組成，后面是一些 3.3-V 和 1.8-V 電源軌的低噪聲 LDO（請參見圖 10）。與使用 ADS5483EVM 的 5 個實驗類似，我們使用 ADS6148EVM 進行了下面另外 5 個實驗，其注意力只集中在 3.3-VVDDA電壓軌的噪聲上面。1.8-VDVDD電壓軌外置 TPS5420 實驗表明對 SNR 和 SFDR 性能沒有什么大的影響。 |
