|
高速先生成員--姜杰 因為去耦電容的模型基本都可以用下面三種元素的簡單組合來表示。 理想電容C的阻抗是隨頻率的增加而逐漸減小的一條斜線，實際上由于電容中等效寄生電阻（ESR）和等效寄生電感（ESL）的攪局，問題開始變得復雜。不同的電容自諧振頻點不同，諧振點阻抗各異，濾波頻段也有區別…… 看似很復雜，其實，很簡單。 電容搞搞“振”，第一“振”來自同一電容ESR\ESL\C的串聯諧振（也叫做自諧振）。 先來看看電容模型的各參數是如何影響阻抗曲線的。對于電容容值C，不難發現，相同ESR和ESL的情況下，隨著容值的增加，自諧振頻點向低頻移動，同時，濾波頻段也會加寬。 接下來再看哈ESL的影響。在保持其它參數不變的情況下，隨著ESL的增加，自諧振頻點向低頻移動，同時，濾波頻段也會隨著變小。 需要注意的是，ESR的情況會復雜一些，因為它是一個頻變的參數。 ESR隨頻率變化的趨勢與該電容的阻抗變化一致。 不過，為了簡化問題，我們這里先把ESR作為一個常數，它的變化對阻抗曲線的影響如下圖。 對比上面幾個圖，我們會發現一個有趣的現象，那就是電容自諧振頻點的ESR基本決定了阻抗的最小值。 以上只是單一容值電容的阻抗曲線。了解PDN阻抗曲線的童鞋會發現常見情況并非如此，而是像人生一樣總是起起伏伏。 其實，這是容值不同的電容并聯諧振的結果，也是本文要說的第二“振”。 分析起來也很簡單，當一個電容的感性區遇上另一個電容的容性區，諧振峰就出現了。 綜合考慮VRM和芯片內去耦，如果說第一“振”決定了阻抗曲線的波谷，第二“振”通常確定了阻抗曲線的波峰。 電容種類這么多，原理圖設計或者備料出錯的機會大大增加，作為一名設計攻城獅，希望板子簡單點，精簡一些電容，這個要求并不過分吧？ 說干就干，在前文三種電容并聯的基礎上，去掉100nF的電容，看看會怎樣。 這么看，除了在100nF的去耦頻段出現一個諧振峰，好像也沒什么問題，畢竟，這個峰值也沒那么高。我們繼續把VRM和芯片內去耦模型加上，看全鏈路的情況。 See？高速先生一直強調的調整電容要合理真不是嚇唬你。 當然，這個例子只是為了凸顯電容影響而挑選的極端情況。 電容不是老虎屁股，一點摸不得，具體種類和數量可以通過仿真進行優化，是增是減，It depends！ 對于電容相關的電感參數，除了電容自身的ESL，還需要關注什么？ |
