臺積電首提 1nm A10 工藝，計劃到 2030 年實現 1 萬億晶體管的單個芯片封裝

發布時間：2023-12-28 14:23 發布者：eechina

關鍵詞：臺積電 , 1nm

來源：IT之家

據 Tom's Hardware 報道，在本月舉行的 IEDM 2023 會議上，臺積電制定了提供包含 1 萬億個晶體管的芯片封裝路線，這一計劃與英特爾去年透露的規劃類似。

當然，1 萬億晶體管是來自單個芯片封裝上的 3D 封裝小芯片集合，但臺積電也在致力于開發單個芯片 2000 億晶體管。

為了實現這一目標，該公司重申正在致力于 2nm 級 N2 和 N2P 生產節點，以及 1.4nm 級 A14 和 1nm 級 A10 制造工藝，預計將于 2030 年完成。

▲ 圖源 Tom's Hardware 獲取到的臺積電 PPT

此外，臺積電預計封裝技術（CoWoS、InFO、SoIC 等）將不斷取得進步，使其能夠在 2030 年左右構建封裝超過 1 萬億個晶體管的大規模多芯片解決方案。

據IT之家此前報道，臺積電在會議上還透露，其 1.4nm 級工藝制程研發已經全面展開。同時，臺積電重申，2nm 級制程將按計劃于 2025 年開始量產。

本文地址：http://www.qingdxww.cn/thread-849376-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。