|
來源：IT之家 工商時(shí)報(bào)援引業(yè)內(nèi)人士信息，由于 AI 芯片需求激增，硅中間層面積增加，導(dǎo)致 12 英寸晶圓可切出的數(shù)量減少，進(jìn)一步加劇了 CoWoS 封裝的供不應(yīng)求情況。 芯片變大 集邦咨詢預(yù)估英偉達(dá)推出的 B 系列（包括 GB200、B100、B200），將消耗更多的 CoWoS 封裝產(chǎn)能。 IT之家此前報(bào)道，臺(tái)積電增加了 2024 年全年的 CoWoS 產(chǎn)能需求，預(yù)計(jì)到年底月產(chǎn)能將接近 4 萬片，相比 2023 年的總產(chǎn)能增長(zhǎng)超過 150%。2025 年的總產(chǎn)能有可能增長(zhǎng)近一倍。 不過英偉達(dá)發(fā)布的 B100 和 B200 芯片，中間層面積（interposer area）將比以前更大，意味著 12 英寸晶圓切割出來的芯片數(shù)量減少，導(dǎo)致 CoWoS 的產(chǎn)能無法滿足 GPU 需求。 HBM 業(yè)內(nèi)人士表示 HBM 也是一大難題，采用 EUV 層數(shù)開始逐步增加，以 HBM 市占率第一的 SK 海力士為例，該公司于 1α 生產(chǎn)時(shí)應(yīng)用單層 EUV，今年開始轉(zhuǎn)向 1β，并有可能將 EUV 應(yīng)用提升 3～4 倍。 
除技術(shù)難度提升外，隨著 HBM 歷次迭代，HBM 中的 DRAM 數(shù)量也同步提升，堆疊于 HBM2 中的 DRAM 數(shù)量為 4～8 個(gè)，HBM3／3E 則增加到 8～12 個(gè)，HBM4 中堆疊的 DRAM 數(shù)量將增加到 16 個(gè)。 |
